寒武紀(jì)神經(jīng)網(wǎng)絡(luò)處理器是中科院計(jì)算技術(shù)研究所發(fā)布的能運(yùn)行深度神經(jīng)網(wǎng)絡(luò)實(shí)現(xiàn)人工智能算法的處理器硬件架構(gòu)，下面是小編整理的寒武紀(jì)歷代深度學(xué)習(xí)處理器的各種參數(shù)信息，大家不妨來(lái)看看。

1. 寒武紀(jì)1號(hào)：DianNao

陳天石等人提出的DianNao是寒武紀(jì)系列的第一個(gè)原型處理器結(jié)構(gòu)，包含一個(gè)處理器核，主頻為0.98GHz，峰值性能達(dá)每秒4520億次神經(jīng)網(wǎng)絡(luò)基本運(yùn)算（如加法、乘法等），65mm工藝下功耗為0.485W，面積3.02平方毫米。在若干代表性神經(jīng)網(wǎng)絡(luò)上的實(shí)驗(yàn)結(jié)果表明，DianNao的平均性能超過(guò)主流CPU核的100倍，面積和功耗僅為CPU核的1/30~1/5，效能提升達(dá)三個(gè)數(shù)量級(jí)；DianNao的平均性能與主流通用圖形處理器（NVIDIA K20M）相當(dāng)，但面積和功耗僅為后者的百分之一量級(jí)。

DianNao要解決的核心問(wèn)題是如何使有限的內(nèi)存帶寬滿足運(yùn)算功能部件的需求，使運(yùn)算和訪存之間達(dá)到平衡，從而實(shí)現(xiàn)高效能比。其難點(diǎn)在于選取運(yùn)算功能部件的數(shù)量、組織策略以及片上隨機(jī)存儲(chǔ)器（RAM）的結(jié)構(gòu)參數(shù)。由于整個(gè)結(jié)構(gòu)參數(shù)空間有上千萬(wàn)種選擇，而模擬器運(yùn)行速度不及真實(shí)芯片的十萬(wàn)分之一，我們不可能蠻力嘗試各種可能的設(shè)計(jì)參數(shù)。為解決此問(wèn)題，提出了一套基于機(jī)器學(xué)習(xí)的處理器性能建模方法，并基于該模型最終為DianNao選定了各項(xiàng)設(shè)計(jì)參數(shù)，在運(yùn)算和訪存間實(shí)現(xiàn)了平衡，顯著提升了執(zhí)行神經(jīng)網(wǎng)絡(luò)算法時(shí)的效能。

即使數(shù)據(jù)已經(jīng)從內(nèi)存移到了片上，搬運(yùn)的能耗依然非常高。英偉達(dá)公司首席科學(xué)家史蒂夫·凱科勒（Steve Keckler）曾經(jīng)出，在40m工藝下，將64位數(shù)據(jù)搬運(yùn)20毫米的能耗是做64位浮點(diǎn)乘法的數(shù)倍。因此，要降低處理器功耗，僅僅降低運(yùn)算功耗是不夠的，必須對(duì)片上數(shù)據(jù)搬運(yùn)進(jìn)行優(yōu)化。我們提出了對(duì)神經(jīng)網(wǎng)絡(luò)進(jìn)行分塊處理，將不同類型的數(shù)據(jù)塊存放在不同的片上隨機(jī)存儲(chǔ)器中，并建立理論模型來(lái)刻畫隨機(jī)存儲(chǔ)器與隨機(jī)存儲(chǔ)器、隨機(jī)存儲(chǔ)器與運(yùn)算部件、隨機(jī)存儲(chǔ)器與內(nèi)存之間的搬運(yùn)次數(shù)，進(jìn)而優(yōu)化神經(jīng)網(wǎng)絡(luò)運(yùn)算所需的數(shù)據(jù)搬運(yùn)次數(shù)。相對(duì)于CPU/GPU上基于緩存層次的數(shù)據(jù)搬運(yùn)，DianNao可將數(shù)據(jù)搬運(yùn)次數(shù)減少至前者的1/30~1/10。

2. 寒武紀(jì)2號(hào)：DaDianNao

近年來(lái)興起的深度神經(jīng)網(wǎng)絡(luò)在模式識(shí)別領(lǐng)域取得了很好的應(yīng)用效果，但這類神經(jīng)網(wǎng)絡(luò)的隱層數(shù)量和突觸數(shù)量遠(yuǎn)多于傳統(tǒng)神經(jīng)網(wǎng)絡(luò)。例如，著名的谷歌大腦包括了100多億個(gè)突觸。百度采用的大規(guī)模深度學(xué)習(xí)神經(jīng)網(wǎng)絡(luò)包含200多億個(gè)突觸。急劇增長(zhǎng)的神經(jīng)網(wǎng)絡(luò)規(guī)模給神經(jīng)網(wǎng)絡(luò)處理器帶來(lái)了挑戰(zhàn)。單個(gè)核已經(jīng)難以滿足不斷增長(zhǎng)的應(yīng)用需求。將神經(jīng)網(wǎng)絡(luò)處理器擴(kuò)展至多核成為自然之選。DaDianNao在DianNao的基礎(chǔ)上進(jìn)一步擴(kuò)大了處理器的規(guī)模，包含16個(gè)處理器核和更大的片上存儲(chǔ)，并支持多處理器芯片間直接高速互連，避免了高昂的內(nèi)存訪問(wèn)開(kāi)銷。在28nm工藝下，DaDianNao的主頻為606MHz，面積67.7平方毫米，功耗約16W。單芯片性能超過(guò)了主流GPU的21倍，而能耗僅為主流GPU的1/330。64芯片組成的計(jì)算系統(tǒng)的性能較主流GPU提升450倍，但總能耗僅為后者的1/150。

3. 寒武紀(jì)3號(hào)：PuDianNao

神經(jīng)網(wǎng)絡(luò)已成為模式識(shí)別等領(lǐng)域的主流算法，但用戶很多時(shí)候可能更傾向于使用其他一些經(jīng)典的機(jī)器學(xué)習(xí)算法。例如程序化交易中經(jīng)常使用線性回歸這類可解釋性好、復(fù)雜度低的算法。在此背景下，我們研發(fā)了寒武紀(jì)3號(hào)多用途機(jī)器學(xué)習(xí)處理器---PuDianNao，可支持k-最近鄰、k-均值、樸素貝葉斯、線性回歸、支持向量機(jī)、決策樹、神經(jīng)網(wǎng)絡(luò)等近10種代表性機(jī)器學(xué)習(xí)算法。在65nm工藝下，PuDianNao的主頻為1GHz，峰值性能達(dá)每秒10560億次基本操作，面積3.51平方毫米，功耗為0.596W。PuDianNao運(yùn)行上述機(jī)器學(xué)習(xí)算法吋的平均性能與主流通用圖形處理器相當(dāng)，但面積和功耗僅為后者的百分之一量級(jí)。PuDianNao的結(jié)構(gòu)設(shè)計(jì)主要有兩個(gè)難點(diǎn)：運(yùn)算單元設(shè)計(jì)和存儲(chǔ)層次設(shè)計(jì)，分別對(duì)應(yīng)于機(jī)器學(xué)習(xí)的運(yùn)算特征和結(jié)構(gòu)特征。其中運(yùn)算單元設(shè)計(jì)的出發(fā)點(diǎn)是高效實(shí)現(xiàn)機(jī)器學(xué)習(xí)最頻繁的運(yùn)算操作，而存儲(chǔ)層次設(shè)計(jì)則主要根據(jù)訪存特征提高各機(jī)器學(xué)習(xí)算法中數(shù)據(jù)的片內(nèi)重用，降低片外訪存帶寬的需求，充分發(fā)揮運(yùn)算單元的計(jì)算能力，避免片外訪存成為性能瓶頸。在運(yùn)算單元設(shè)計(jì)方面，提出了一種機(jī)器學(xué)習(xí)運(yùn)算單元（Machine Learning Unit， MLU）來(lái)支持各種機(jī)器學(xué)習(xí)方法中共有的核心運(yùn)算，包括：點(diǎn)積（線性回歸、支持向量機(jī)、神經(jīng)網(wǎng)絡(luò)）、距離計(jì)算（k-最近鄰、k-均值）計(jì)數(shù)（決策樹和樸素貝葉斯）、排序（k-最近鄰、k-均值）和非線性函數(shù)計(jì)算（支持向量機(jī)和神經(jīng)網(wǎng)絡(luò)）等。機(jī)器學(xué)習(xí)運(yùn)算單元被分成了計(jì)數(shù)器、加法器、乘法器、加法樹、Acc和Misc6個(gè)流水線階段。

在存儲(chǔ)層次設(shè)計(jì)方面，設(shè)計(jì)了HotBuf（HB）、ColdBuf（CB）和OutputBuf（OB）3個(gè)片上數(shù)據(jù)緩存HotBuf存儲(chǔ)輸入數(shù)據(jù)，具有最短重用距離的數(shù)據(jù)。ColdBuf存放相對(duì)較長(zhǎng)重用距離的輸入數(shù)據(jù)。OutputBuf存儲(chǔ)輸出數(shù)據(jù)或者臨時(shí)結(jié)果。這樣設(shè)計(jì)的原因有兩個(gè)：第一，在各種機(jī)器學(xué)習(xí)算法中，數(shù)據(jù)的重用距離通?？梢苑譃閮深惢蛉?，因此設(shè)計(jì)了3個(gè)片上數(shù)據(jù)緩存；第二，機(jī)器學(xué)習(xí)算法中不同類型的數(shù)據(jù)讀取寬度不同，因此設(shè)置了分開(kāi)的緩存來(lái)降低不同的寬度帶來(lái)的開(kāi)銷。