使用Verilog實現(xiàn)產(chǎn)生任意占空比PWM波的方法說明
實現(xiàn)思路
實現(xiàn)方法很簡單，使用一個計數(shù)器一直計數(shù)，然后和兩個值進行比較，一個值是高電平時間htime，一個值是周期period，在小于htime期間，輸出高電平；大于h_time期間，輸出低電平，到達周期period時，計數(shù)器清零。
端口說明
◆ nreset：復位信號，低電平復位，輸出為0
◆ en：使能信號，高電平使能輸出，低電平輸出為0，
◆ period：PWM的周期，如主時鐘96M，產(chǎn)生4MHz的波形，則period = 96/4 = 24
◆ htime：高電平的時間，如主時鐘96M，產(chǎn)生4MHz，占空比25%的波形，則htime = 24 * 0.25 = 6
◆ pwm：PWM波輸出
源程序
pwm_gen.v
實際應用
可產(chǎn)生任意占空的PWM波，若主時鐘為96MHz。
◆ 產(chǎn)生4MHz，50%占空比：period = 24，h_time = 12；
◆ 產(chǎn)生3KHz，50%占空比：period = 32000，h_time = 16000；
◆ 產(chǎn)生寬度10us，間隔100us的脈沖信號：period = 10560，h_time = 960；
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
PWM
+關(guān)注
關(guān)注
116文章
5842瀏覽量
223674 -
Verilog
+關(guān)注
關(guān)注
30文章
1370瀏覽量
114082 -
計數(shù)器
+關(guān)注
關(guān)注
32文章
2306瀏覽量
97543
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
如何通過PWM脈沖控制電機？
/時間或者秒/圈等形式表示?？刂齐姍C轉(zhuǎn)速的方法有很多種，如改變電壓大小、改變電機極數(shù)、改變負載等。
單片機通過PWM脈沖控制電機轉(zhuǎn)速的原理是：使用單片機內(nèi)部定時器產(chǎn)生一定頻率的脈沖，根據(jù)脈沖的
發(fā)表于 11-28 06:58
異步升壓結(jié)合PWM調(diào)節(jié)占空比對DC無刷電機調(diào)速的電路問題
如圖片中，通過異步升壓IC將電壓升到9V，通過PWM調(diào)節(jié)占空比實現(xiàn)對電機的調(diào)速，在此電路中，PWM頻率20K，占空比10~50%，R25
發(fā)表于 08-07 09:28
PWM逆變器的不同調(diào)制方法對比
PWM為脈沖寬度調(diào)制(Pulse Width Modulation)的簡稱。由于PWM逆變器的交流側(cè)只能輸出不同的電平而非連續(xù)的正弦波，因此需要采用PWM調(diào)制技術(shù)
基于 FPGA 的任意波形發(fā)生器+低通濾波器系統(tǒng)設(shè)計
1UART串口實現(xiàn)
圖2 波形發(fā)生器仿真
圖3 低通濾波器仿真
第二部分 系統(tǒng)組成及功能說明
2.1 系統(tǒng)概述
任意波形發(fā)生器：計劃產(chǎn)生正弦波
發(fā)表于 05-07 15:34
LTC3886輸出PWM波異常的原因？
我在嘗試用一片LTC3886輸出兩路8V10A的電源，硬件設(shè)計參考了DC2155A，調(diào)試中發(fā)現(xiàn)OUT0控制外部MOS管的PWM波有異常，它的占空比一直大幅變動，而OUT1的PWM
發(fā)表于 04-17 06:59
關(guān)于TLV2371IP運放無法正確放大0-3.3V的PWM波的問題？
原理圖如上圖所示。
輸入的PWM波為0-3.3V，占空比0.5。輸出側(cè)經(jīng)示波器觀察為3-6V左右的PWM波，這是為什么呢？這樣的話后續(xù)的電
發(fā)表于 04-16 16:47
DC-DC控制器芯片內(nèi)部如何實現(xiàn)PWM控制？
今天這篇文章對PWM控制功能進行仿真。根據(jù)框圖，器件內(nèi)部主要是誤差放大器和高速比較器。 實現(xiàn)思路如下：模擬一個輸出電壓，紋波變化頻率和內(nèi)部斜坡頻率一樣，通過采樣輸出電壓和斜波電壓進行比較來控制
發(fā)表于 04-16 11:41
基于DSP芯片F(xiàn)DM320RV335的ePWM占空比實時變化控制方法
FDM320RV335作為高性能浮點DSP芯片，其內(nèi)置的增強型PWM模塊（ePWM）支持高精度占空比動態(tài)調(diào)整，廣泛應用于電機控制、光伏逆變器等領(lǐng)域。本文結(jié)合硬件設(shè)計與調(diào)試經(jīng)驗，闡述基于該芯片的ePWM占空比實時變化控制
SPWM控制時，三路正弦波如何轉(zhuǎn)換為PWM比較值？
SPWM正弦脈沖寬度調(diào)試實現(xiàn)電機控制時，單片機產(chǎn)生的三路正弦波如何轉(zhuǎn)換為PWM比較值？本視頻講解對應的思路，歡迎各位朋友相互交流討論！！
發(fā)表于 01-21 10:30
用DAC39J84EVM做一個任意波形發(fā)生器，給80M方波的數(shù)據(jù)用示波器看到的波形占空比是相反的？為什么？
試圖用DAC39J84EVM做一個任意波形發(fā)生器，在產(chǎn)生方波的時候出現(xiàn)了問題。
當我給30M方波數(shù)據(jù)的時候，一切都很正常，但是給80M方波的數(shù)據(jù)的時候，用示波器看到的波形占空比是相反的，我給的25
發(fā)表于 12-30 07:55
Verilog 測試平臺設(shè)計方法 Verilog FPGA開發(fā)指南
Verilog測試平臺設(shè)計方法是Verilog FPGA開發(fā)中的重要環(huán)節(jié)，它用于驗證Verilog設(shè)計的正確性和性能。以下是一個詳細的Verilog
如何有效提高BUCK電路占空比的方法
的比例。提高占空比可以增加輸出電壓，但也會帶來一些挑戰(zhàn)，如開關(guān)損耗增加和電磁干擾問題。以下是一些有效提高BUCK電路占空比的方法： 優(yōu)化控制策略 ： 恒定頻率控制 ：保持開關(guān)頻率恒定，通過調(diào)整
如何調(diào)整BUCK電路的占空比 BUCK電路占空比優(yōu)化技巧
調(diào)整BUCK電路的占空比是控制其輸出電壓的關(guān)鍵步驟。占空比指的是開關(guān)周期中開關(guān)關(guān)閉時間和開啟時間的比例。以下是一些調(diào)整和優(yōu)化BUCK電路占空比的方法和技巧： 一、調(diào)整
用STM32產(chǎn)生的1Mhz PWM波作為時鐘信號，波形較差怎么解決？
我用STM32產(chǎn)生的1Mhz PWM波作為時鐘信號，波形較差，然后代碼參考CSDN的一位博主的，當我讀取校準電阻時，通過串口發(fā)送至電腦串口讀取時，都是0，不知是何原因，寄存器的配置檢查多次
發(fā)表于 12-09 07:09
工商網(wǎng)監(jiān)
評論