摘要： 隨著CCD在圖像傳感和非接觸測量領(lǐng)域的深入應(yīng)用，人們對其精度和功耗等性能的要求日益提高。為設(shè)計出與之相匹配的驅(qū)動電路以保證CCD輸出高質(zhì)量的圖像，在對兩種典型線陣CCD芯片性能分析的基礎(chǔ)上，研究并設(shè)計出一種可配置的通用線陣CCD驅(qū)動電路芯片，為設(shè)計CCD驅(qū)動電路提供了一種新思路。

電荷耦合器件CCD（Charge Coupled Devices） 可以將光信號轉(zhuǎn)變?yōu)殡娦盘?，在一定的?qū)動信號匹配下，實現(xiàn)圖像的獲取、傳輸和存儲。因其具有尺寸小、精度高、功耗低、壽命長等優(yōu)點，被廣泛應(yīng)用于圖像傳感和現(xiàn)代測量領(lǐng)域。只有各種驅(qū)動信號與CCD合理配合才能充分達到CCD良好的光電轉(zhuǎn)換特性要求，輸出高質(zhì)量的圖像，因此驅(qū)動電路的設(shè)計就成為CCD能否廣泛應(yīng)用的關(guān)鍵所在。但現(xiàn)階段不同類型CCD芯片的驅(qū)動時序要求也不同，目前一般是用單片機或者直接數(shù)字電路驅(qū)動方法產(chǎn)生， 其缺點是裝配調(diào)試工作量大， 投資較多。另外特定的CCD必須由特定的時序驅(qū)動信號，這就使CCD的驅(qū)動電路很難得到規(guī)范化和產(chǎn)品化。因此，快速且方便地設(shè)計出CCD驅(qū)動電路并將其通用化和產(chǎn)品化，將成為CCD應(yīng)用技術(shù)中的關(guān)鍵［1］。

1 CCD驅(qū)動電路簡介

CCD驅(qū)動電路的作用是產(chǎn)生保證CCD器件正常工作的轉(zhuǎn)移信號、傳輸信號、采樣保持信號和復(fù)位信號等。其中復(fù)位信號的作用主要是實現(xiàn)光敏單元、移位寄存器、放大輸出柵及A/D所需的清零信號；轉(zhuǎn)移脈沖信號主要包括水平轉(zhuǎn)移信號和垂直轉(zhuǎn)移信號，即在正確的轉(zhuǎn)移脈沖的作用下要能夠使電荷按照一定的時序從存儲區(qū)轉(zhuǎn)移到水平移位寄存器中，然后再轉(zhuǎn)移到輸出端。

1.1 現(xiàn)狀分析

當前CCD驅(qū)動電路設(shè)計存在的問題：（1）不同類型CCD芯片對于驅(qū)動電路的要求也不一樣，這增加了設(shè)計驅(qū)動電路的難度；（2）針對特定CCD設(shè)計專用的驅(qū)動電路，設(shè)計周期長且很難做到規(guī)范化和產(chǎn)品化；（3）目前CCD驅(qū)動電路一般是用單片機或直接數(shù)字電路驅(qū)動方法產(chǎn)生， 這些方法的缺點是裝配調(diào)試工作量大， 投資成本較高。

因此，假如能找出各種CCD驅(qū)動時序的異同點，將其整合在同一塊芯片中，僅僅通過改變軟件設(shè)置就可以應(yīng)用在不同的CCD中，就可以大大節(jié)約芯片設(shè)計時間和成本，為設(shè)計CCD驅(qū)動電路芯片提供新思路。

1.2 兩種線陣CCD的結(jié)構(gòu)分析

針對普通線陣CCD-TH7834C和TDI型CCD－IT-EA-4096，對其驅(qū)動信號和結(jié)構(gòu)進行分析，找出結(jié)構(gòu)和時序的異同點，設(shè)計一個可配置通用的線陣CCD驅(qū)動電路。

1.2.1 普通線陣TH7834C

TH7834C為線陣CCD，通過分析其芯片引腳功能和主要時序可以看出，當給定外部信號CLK、復(fù)位信號RESET、同步信號SYN時，需要按照時序要求產(chǎn)生出移位控制信號和曝光控制信號。因此，TH7834C控制原理圖中應(yīng)該包括寄存器模塊、串口模塊、移位控制信號產(chǎn)生模塊和曝光控制信號模塊，如圖1所示。

1.2.2 IT-EA-4096

通過分析IT-EA-4096芯片引腳功能和主要時序可以看出，當給定外部信號CLK、復(fù)位信號RESET、同步信號SYN時，需要按照時序要求產(chǎn)生出水平控制信號和垂直控制信號。因此，IT-EA-4096控制原理圖中應(yīng)該包括寄存器模塊、串口模塊、水平控制信號產(chǎn)生模塊和垂直控制信號模塊，如圖2所示。其工作過程是：首先要根據(jù)配置寄存器中的信息產(chǎn)生相應(yīng)的復(fù)位信號，然后再產(chǎn)生水平和垂直控制信號，使控制信號通過移位寄存器輸送至放大端并輸出。

1.3 可配置通用線陣CCD驅(qū)動電路的結(jié)構(gòu)分析

從以上兩種典型線陣CCD的分析中可以看出，所有線陣CCD驅(qū)動時序從總體上都可以劃分為垂直轉(zhuǎn)移時序和水平轉(zhuǎn)移時序。本設(shè)計中是由中間信號Syn/P來區(qū)分，垂直信號與水平信號都以Syn/P為同步基準設(shè)置構(gòu)造出各自時序，步驟如下：

（1）生成中間信號，通過設(shè)置行同步時間、垂直轉(zhuǎn)移周期（如果是外同步還要設(shè)置垂直推移時間）在整體上劃分開垂直轉(zhuǎn)移區(qū)間與水平轉(zhuǎn)移區(qū)間。

（2）生成LF0~LF7信號，以內(nèi)同步的基準在垂直轉(zhuǎn)移區(qū)間構(gòu)造低頻垂直轉(zhuǎn)移信號。對于IT-EA-4096有CI1、CI2、CI3、TCK信號，對于TH7834無此類信號。

（3）生成HF0~HF7信號，以內(nèi)同步的基準在垂直轉(zhuǎn)移區(qū)間構(gòu)造線陣CCD的高頻水平轉(zhuǎn)移信號。

根據(jù)上述兩種CCD的控制需求，最終目的是設(shè)計一個可配置的通用CCD驅(qū)動電路，它主要由復(fù)位序列模塊、內(nèi)同步產(chǎn)生模塊、曝光控制模塊、水平轉(zhuǎn)移模塊、寄存器組模塊和I2C模塊構(gòu)成，電路結(jié)構(gòu)如圖3所示。在外部時鐘和同步信號的作用下，根據(jù)內(nèi)部控制寄存器的設(shè)置，產(chǎn)生相應(yīng)的垂直轉(zhuǎn)移脈沖、水平轉(zhuǎn)移脈沖和曝光控制等信號。內(nèi)部控制寄存器的設(shè)置可以上電加載E2PROM數(shù)據(jù)，也可以通過I2C等串口在線調(diào)整［2］。

2 可配置通用線陣CCD驅(qū)動電路的實現(xiàn)過程

在詳細分析各功能模塊的基礎(chǔ)上用Verilog進行硬件模塊描述，然后利用ModelSim工具進行功能仿真及系統(tǒng)仿真，并采用SMIC 0.18 μm CMOS工藝庫，利用Synopsys的Design Compiler工具在一定的約束條件下進行邏輯綜合，用Prime Time工具在綜合后進行了靜態(tài)時序分析，最后利用Astro工具進行了版圖設(shè)計和DRC、LVS版圖驗證［3］。

2.1 可配置通用線陣CCD驅(qū)動電路的結(jié)構(gòu)分析

以復(fù)位模塊為例，主要從輸入、輸出、作用、配置表和時序圖幾個模塊來說明。此模塊的輸入主要有時鐘和清零信號，其作用是使能信號并且控制焦面其他器件的上電順序；輸出主要為芯片輸出使能信號、上電復(fù)位信號和其他芯片輸出控制信號。具體配置如表1所示。

2.2 可配置的通用線陣CCD的前端設(shè)計

對各模塊進行功能仿真后，經(jīng)分析可看出均已達到IT-EA-4096和TH7834C的時序要求。同時還要進行系統(tǒng)仿真［4］，才能保證系統(tǒng)的功能是正確的，圖4所示為仿真結(jié)果。

2.3 可配置的通用線陣CCD的邏輯綜合

在本設(shè)計中采用SMIC 0.18 μm CMOS工藝庫，利用Synopsys的Design Compiler工具在一定的約束條件下完成了邏輯綜合，同時考慮到本設(shè)計的規(guī)模和綜合的時間等多方面因素，選擇自頂向下（top-down）綜合策略。經(jīng)過邏輯綜合后，分別得到面積報告及分析、時序報告及分析、功耗報告及分析，DC功耗報告如圖5所示。可得到動態(tài)功耗為7.392 2 mW，初步綜合結(jié)果均達到設(shè)計要求。然后導(dǎo)出門級網(wǎng)表和SDC（Synopsys Design Constraints）文件，這些文件將在后面的版圖設(shè)計中用到。門級網(wǎng)表可以提供整個設(shè)計的結(jié)構(gòu)信息，SDC文件可以為后面的Astro版圖設(shè)計提供時序約束文件。

2.4 基于Astro的版圖設(shè)計

經(jīng)過邏輯綜合和靜態(tài)時序分析之后，檢查并確認設(shè)計滿足要求，再進行版圖設(shè)計。本設(shè)計中主要采用Synopsys公司的Astro工具進行版圖設(shè)計，通過設(shè)計與時序規(guī)則的設(shè)定、版圖規(guī)劃、布局、時鐘樹綜合、自動布線、DFM步驟后，可將前端設(shè)計得到的門級網(wǎng)表文件轉(zhuǎn)化成為物理版圖，并經(jīng)過DRC及LVS驗證。

2.5 靜態(tài)時序分析

采用Synopsys公司的PrimeTime對該設(shè)計進行靜態(tài)時序分析。本設(shè)計中主要在版圖設(shè)計之前做一次靜態(tài)時序分析，此時還沒有具體的連線延時信息，只能通過設(shè)置線負載模型來處略估算延時。雖然這時的時序分析并不準確，但可以檢查建立時間是否滿足設(shè)計要求。當完成版圖設(shè)計后，可以通過提取計生參數(shù)文件獲得更加準確的延時信息，此時再進行靜態(tài)時序分析就能很好地反應(yīng)實際電路的工作情況，這時主要檢查CLK的建立時間和保持時間是否滿足時序要求。

經(jīng)過設(shè)計數(shù)據(jù)讀入、工作環(huán)境及分析模式設(shè)定、STA的約束條件設(shè)置、設(shè)計檢查，最終進行靜態(tài)時序分析STA后，可以得到STA覆蓋率分析報告、布圖前STA建立時間報告（Slack=6.039 ns）、布圖前STA保持時間報告（Slack=0.940 ns）、布圖后STA建立時間報告（Slack=6.250 ns）、布圖后STA保持時間報告（Slack=0.978 ns）?？梢钥闯霾紙D前、后關(guān)于建立時間、保持時間的靜態(tài)時序分析都滿足設(shè)計要求。布圖后STA保持時間報告如圖6所示。

本文針對兩種典型線陣CCD芯片，詳細分析了其驅(qū)動時序的異同點，提出了設(shè)計一款可配置的通用CCD

驅(qū)動電路的思想，并通過功能仿真、邏輯綜合、靜態(tài)時序分析、版圖設(shè)計等環(huán)節(jié)驗證了該設(shè)計的可行性，使得CCD驅(qū)動電路向規(guī)范化和產(chǎn)品化邁進成為可能。

參考文獻

［1］ 王慶有.CCD應(yīng)用技術(shù)［M］。北京：電子工業(yè)出版社，2003.

［2］ 黃文林，楊光永，胡國清?；?a href="http://www.brongaenegriffin.com/tags/cpld/" target="_blank">CPLD和Verilog的高精度線陣CCD驅(qū)動電路設(shè)計［J］?？茖W(xué)技術(shù)與工程，2012，20（30）：52-57.

［3］ 汪濤，徐正安?；?a target="_blank">FPGA的RISC的設(shè)計和仿真［J］。微型機與應(yīng)用，2012，31（15）：29-32.

［4］ 洪冰心，鄭力新。一種基于FPGA的AD9945驅(qū)動設(shè)計［J］。微型機與應(yīng)用，2011，30（18）：23-25．

編輯：jq