發(fā)現(xiàn)相位噪聲、鎖定時間或雜散問題請檢查鎖相環(huán)的環(huán)路濾波器帶寬
作為最重要的設(shè)計參數(shù)之一，選擇環(huán)路帶寬涉及到抖動、相位噪聲、鎖定時間或雜散之間的平衡。適合抖動的最優(yōu)環(huán)路帶寬BWJIT也是數(shù)據(jù)轉(zhuǎn)換器時鐘等許多時鐘應(yīng)用的最佳選擇。如果BWJIT并非最佳選擇，首先要做的仍是尋找最優(yōu)環(huán)路帶寬。
圖1中，鎖相環(huán)(PLL)與壓控振蕩器(VCO)噪聲交叉處的偏移，BWJIT（約為140kHz）通過減少曲線下方的面積來優(yōu)化抖動。
盡管此帶寬BWJIT對抖動而言是最優(yōu)的，但對于相位噪聲、鎖定時間或雜散卻并非如此。表1給出了環(huán)路帶寬對這些性能指標(biāo)的影響的大致參考。
| 性能指標(biāo) | 最優(yōu)帶寬 | 備注 |
| 抖動 | BWJIT | 最優(yōu)值一般為BWJIT。在低集成限制更高的一些情況下，有時較窄的環(huán)路帶寬實際上效果更好。 |
| 鎖定時間 | 無限 | VCO鎖定時間隨著環(huán)路帶寬的增加而提高，但有時會受到VCO校準(zhǔn)時間（用于集成VCO）的限制，或因VCO輸入電容等寄生電容而使帶寬無法增加。 |
| 雜散 | 0Hz | 一般而言環(huán)路帶寬越窄，雜散越好，但有時會由環(huán)路濾波器周圍來自主板或芯片上的串?dāng)_所主導(dǎo)。 |
| 相位噪聲 | 0Hz或無限 |
如果相位噪聲低于最優(yōu)抖動帶寬，相位噪聲會隨著帶寬的變寬而增大，直到變成僅為輸入基準(zhǔn)和PLL造成的噪聲。 如果相位噪聲偏移大于最優(yōu)抖動帶寬，相位噪聲會隨著環(huán)路帶寬的變窄而增大，直到變成僅為獨立的VCO噪聲。 |
表1：環(huán)路帶寬對關(guān)鍵參數(shù)的影響
為了說明表1，圖2中的模擬顯示了變化的環(huán)路帶寬的影響。鎖定時間與抖動標(biāo)準(zhǔn)化指標(biāo)為圖2中從最小值增加的百分比。雜散與相位噪聲指標(biāo)為圖2中從最小值增加的分貝。
如圖1所預(yù)測，環(huán)路帶寬為140kHz左右時，最優(yōu)抖動確實為最佳。環(huán)路帶寬超出此范圍會有利于鎖定時間和10kHz相位噪聲，但是會降低雜散和1MHz偏移的相位噪聲。
因此，選擇環(huán)路帶寬的一種較好的方法是先選擇最優(yōu)抖動帶寬（BWJIT），然后增加帶寬提高鎖定時間或低頻偏相位噪聲，或者降低帶寬提高高頻偏相位噪聲或雜散。
選擇正確的環(huán)路帶寬遇到問題？登錄并在下方評論。
審核編輯：金巧
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請聯(lián)系本站處理。
舉報投訴
-
振蕩器
+關(guān)注
關(guān)注
28文章
4156瀏覽量
142328 -
噪聲
+關(guān)注
關(guān)注
13文章
1154瀏覽量
48901 -
模擬
+關(guān)注
關(guān)注
7文章
1445瀏覽量
85125
發(fā)布評論請先 登錄
相關(guān)推薦
熱點推薦
?CDCVF2510 3.3V鎖相環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
該CDCVF2510是一款高性能、低偏斜、低抖動、鎖相環(huán) （PLL） 時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 將反饋 （FBOUT） 輸出與時鐘 （CLK） 輸入信號在頻率和相位上精確對
?CDC516 3.3V相位鎖定環(huán)時鐘驅(qū)動器技術(shù)文檔總結(jié)
CDC516 是一款高性能、低偏斜、低抖動、鎖相環(huán)時鐘驅(qū)動器。它使用鎖相環(huán) （PLL） 將反饋輸出 （FBOUT） 與時鐘 （CLK） 輸入信號在頻率和相位上精確對齊。它專為與同步 D
?LMX2487E 高性能雙鎖相環(huán)頻率合成器技術(shù)文檔摘要
晶圓加工中的溫度和變化。LMX2487E Δ-Σ 調(diào)制器是可編程的 高達四階，允許設(shè)計人員選擇最佳調(diào)制器階數(shù)以適應(yīng) 系統(tǒng)的相位噪聲、雜
高壓放大器在鎖相環(huán)穩(wěn)定重復(fù)頻率研究中的應(yīng)用
頻率的鎖相環(huán)理論和關(guān)鍵器件，以及結(jié)果分析。 測試設(shè)備： 高壓放大器、光電探測器、低通濾波器、比例積分控制器、PZT等。 圖1：穩(wěn)定重復(fù)頻率的鎖相環(huán)
MAX2870 23.5MHz至6000MHz分?jǐn)?shù)/整數(shù)N分頻合成器/VCO技術(shù)手冊
MAX2870為超寬頻帶鎖相環(huán)(PLL)，集成壓控振蕩器(VCO)，能夠工作在整數(shù)和分?jǐn)?shù)N分頻模式。配合外部參考時鐘振蕩器和環(huán)路濾波器，MA
MAX2880 250MHz-12.4GHz、高性能、分?jǐn)?shù)/整數(shù)型N分頻PLL技術(shù)手冊
MAX2880為高性能鎖相環(huán)(PLL)，提供整數(shù)或分?jǐn)?shù)N分頻工作模式。器件配合外部參考時鐘振蕩器、環(huán)路濾波器和VCO，可以構(gòu)成超低噪聲、低
MAX2871 23.5MHz至6000MHz小數(shù)/整數(shù)N分頻頻率合成器/VCO技術(shù)手冊
MAX2871是一款超寬帶鎖相環(huán)(PLL)，集成壓控振蕩器(VCO)，可在整數(shù)N分頻和小數(shù)N分頻模式下工作。與外部基準(zhǔn)振蕩器和環(huán)路濾波器結(jié)合
鎖相環(huán)(PLL)電路設(shè)計與應(yīng)用（全9章）
內(nèi)容介紹本文檔主要介紹鎖相環(huán)(PLL)電路的設(shè)計與應(yīng)用，內(nèi)容包括PLL工作原理與電路構(gòu)成、PLL電路的傳輸特性、PLL電路中環(huán)路濾波器的設(shè)計方法、PLL電路的測試與評價方法、PLL特性改善技術(shù)
發(fā)表于 04-18 15:34
噪聲濾波器的基本結(jié)構(gòu)是什么
能夠應(yīng)對各類噪聲挑戰(zhàn)。 電容是噪聲濾波器對抗高頻噪聲的利刃。常見的有陶瓷電容、電解電容等多種類型，依據(jù)不同應(yīng)用場景靈活選用。在電路連接上，電容通?？缃釉陔娫淳€之
電源設(shè)備中噪聲濾波器的作用介紹
，無論是來自市電電網(wǎng)的波動、電磁干擾，還是附近其他電氣設(shè)備產(chǎn)生的雜散信號，都可能混入其中。噪聲濾波器如同一位嚴(yán)謹(jǐn)?shù)?“安檢員”，利用電感、電容等元件組成的
鎖相環(huán)是什么意思
鎖相環(huán)（Phase-Locked Loop，簡稱PLL）是一種廣泛應(yīng)用于電子系統(tǒng)中的反饋控制系統(tǒng)，主要用于頻率合成和相位同步。本文將從鎖相環(huán)的工作原理、基本組成、應(yīng)用案例以及設(shè)計考慮等方面進行詳細(xì)闡述，以幫助讀者全面理解這一重要
AN-1420：利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換
電子發(fā)燒友網(wǎng)站提供《AN-1420：利用數(shù)字鎖相環(huán)(DPLL)實現(xiàn)相位增建和無中斷切換.pdf》資料免費下載
發(fā)表于 01-13 14:07
?0次下載
可編程晶振的鎖相環(huán)原理
鎖相環(huán)(Phase-LockedLoop，PLL)是一個能夠比較輸出與輸)入相位差的反饋系統(tǒng)，利用外部輸入的參考信號控制環(huán)路內(nèi)部振蕩信號的頻率和相位，使振蕩信號同步至參考信號。而
MS72300——無雜散、2.1GHz、雙環(huán)路小數(shù) N 分頻頻率綜合器
MS72300 是一款雙環(huán)路、小數(shù) N 分頻頻率綜合器，包含主環(huán)路和副環(huán)路鎖相環(huán)。它具有頻率分辨率高、輸出頻率切換快、
工商網(wǎng)監(jiān)
評論