對于消費(fèi)類應(yīng)用，響應(yīng)時間、顯示分辨率和電池壽命是最重要的特性。電池的生命周期與其容量、功率峰值和使用情況成正比。由于成本、空間和可靠性方面的考慮，電池尺寸不能隨意增加。半導(dǎo)體功率損耗取決于電容、線負(fù)載、柵極、電源電壓、信號轉(zhuǎn)換和泄漏電流。系統(tǒng)電源以顯示器、觸摸電容、處理器和內(nèi)存為中心。處理器和單板計(jì)算機(jī)、電子控制單元 （ECU） 和高性能計(jì)算等處理系統(tǒng)的延遲、吞吐量和熱設(shè)計(jì)功率 （TDP） 是產(chǎn)品設(shè)計(jì)的驅(qū)動標(biāo)準(zhǔn)。降低功耗時首先想到的算法是電源門控，當(dāng)沒有任務(wù)執(zhí)行時關(guān)閉設(shè)備或網(wǎng)絡(luò)的技術(shù)。由于對安全、時間期限和實(shí)施成本的影響，建議比部署更容易。

對于任何新系統(tǒng)，電源狀態(tài)的數(shù)量、并發(fā)線程操作、轉(zhuǎn)換時間和切換都需要在最終確定規(guī)范之前進(jìn)行詳細(xì)的電源評估。此外，規(guī)范必須在性能、功率、功能和有時可靠性之間進(jìn)行權(quán)衡。當(dāng)今系統(tǒng)上的處理選項(xiàng)、接口容量、應(yīng)用變化、顯示系統(tǒng)和其他 MEMS/機(jī)械系統(tǒng)使得使用 Excel 等分析方法預(yù)測功耗變得非常困難。功率測量需要結(jié)合資源和周期精確模型來做出具有極高發(fā)生概率的預(yù)測。

使用來自 Mirabilis Design 的VisualSim等軟件包的系統(tǒng)級建模，或 C++ 中的事務(wù)模型，長期以來一直用于探索電子和半導(dǎo)體的性能。VisualSim 等圖形建模環(huán)境允許對系統(tǒng)進(jìn)行交互式評估，而編程語言則提供更大的開放性。這些模型將定義資源、硬件、調(diào)度程序、流量、用例和網(wǎng)絡(luò)。硬件平臺的周期精確定義不是設(shè)計(jì)過程早期的主要考慮因素，認(rèn)為可以隨著評估范圍的縮小添加它以回答特定問題，例如周期性刷新對 1X 或 1X 時功耗的影響2X。在這個時序模型中，VisualSim 添加了功率探索，從而提供完整的系統(tǒng)分析解決方案。

VisualSim 是一種基于模型的系統(tǒng)仿真軟件，它使用基于組件的建模方法加速開發(fā)并提供大量報(bào)告。該系統(tǒng)可以是處理器、片上系統(tǒng)、自動駕駛輔助系統(tǒng)、飛行航空電子設(shè)備或冒險(xiǎn)相機(jī)。建模組件可以是資源、FPGA、分立組件、電氣系統(tǒng)、MEMS、處理器、基于分布的流量生成器、硬件外圍設(shè)備和軟件任務(wù)圖。資源是消耗時間或數(shù)量的子系統(tǒng)。資源的示例可以是萬向節(jié)電機(jī)或加速度計(jì)。

要將功耗分析納入系統(tǒng)級仿真，系統(tǒng)模型必須包含每個設(shè)備的每個狀態(tài)的功耗。功率數(shù)可以是電壓、面積、開關(guān)、泄漏和 LDO 效率的值或組合。電源狀態(tài)值的示例如表 1 所示。

該模型必須包含轉(zhuǎn)換的影響，并隨著用例和設(shè)備上執(zhí)行的流量的變化而動態(tài)地從一種狀態(tài)移動到另一種狀態(tài)。對新狀態(tài)的更改可以是開始新的執(zhí)行，在一段時間不活動后進(jìn)入深度睡眠，執(zhí)行低優(yōu)先級與高優(yōu)先級的用例以及特定條件，例如內(nèi)存激活和刷新。功率表達(dá)式值必須隨時鐘速度和溫度等時序?qū)傩远兓?/p>

功率分析從一個表格開始，該表格描述了狀態(tài)和狀態(tài)機(jī)處理管理中的功率表達(dá)式。模擬器或 VisualSim 事件日歷必須支持基于時間的功率測量、每個資源和設(shè)備隨時間的動態(tài)狀態(tài)變化，以及基于應(yīng)用程序和用戶活動的狀態(tài)之間的轉(zhuǎn)換。電源管理器將包含帶有變量的復(fù)雜表達(dá)式，以定義每個狀態(tài)下的電源。這些表達(dá)式可以包含泄漏、面積、電壓水平和應(yīng)用任務(wù)之間的差異。這些變量可以包括時鐘速度、啟用的開關(guān)數(shù)量和捕獲線長度的抽象——延遲和泄漏。蒙特卡羅模擬可以捕捉抖動、隨時間的變化、用例、軟件配置文件和流量分布。

有功功率表是架構(gòu)探索的重要參與者，負(fù)責(zé)收集、向電池提供輸入并處理電池的充電需求。生成的統(tǒng)計(jì)數(shù)據(jù)包括組件的能耗、系統(tǒng)的累積功率、瞬時負(fù)載、平均負(fù)載和每個組件的狀態(tài)消耗時間線。

系統(tǒng)級功耗探索可以評估各種降低功耗和低功耗技術(shù)的優(yōu)點(diǎn)和節(jié)省的能量。在這里，我們討論這些技術(shù)并使用 VisualSim 中的仿真模型解釋它們的影響。出于本研究的目的，我們使用四核處理器、調(diào)度程序代替實(shí)時操作系統(tǒng)、四個并發(fā)線程和按順序觸發(fā)處理資源上的線程的中斷。我們已將模型參數(shù)化為內(nèi)核的可變時鐘速度、1 到 4 之間的可變內(nèi)核數(shù)量以及線程觸發(fā)之間的偏移。此外，我們還結(jié)合了電壓和時鐘速度動態(tài)變化的邏輯。與此描述相關(guān)的框圖如圖 1 所示。

圖 1：多核架構(gòu)和四個并發(fā)線程的系統(tǒng)級框圖

進(jìn)行了以下實(shí)驗(yàn)，我們查看了每個場景的延遲和功耗。

偏移并發(fā)任務(wù)：有四個任務(wù)，默認(rèn)情況下這些任務(wù)同時觸發(fā)。在這個實(shí)驗(yàn)中，我們將每個任務(wù)移動了 3.5 毫秒。這樣，任務(wù)就不會同時開始。正如我們從圖 2 中看到的結(jié)果，這種方法降低了功率尖峰。最大峰值從 1.0mW 到 7.5mW，節(jié)省 25%。從圖 3 來看，延遲確實(shí)從 7 毫秒減少到 0.5 毫秒，這是一個顯著的改進(jìn)。從圖 2 和表 2 中有趣的推斷是，所有四個內(nèi)核都不再使用，并且在處理資源的任務(wù)請求中只是偶爾重疊。對平均功耗沒有影響。

比較以 1GHz 運(yùn)行的單核與以 250MHz 運(yùn)行的 4 核：在本實(shí)驗(yàn)中，我們將所有任務(wù)定位在以 1GHz 速度運(yùn)行的單核上。我們使用線程的偏移量。圖 2 的結(jié)果顯示瞬時功率和平均功率均顯著降低。從圖 3 中我們可以看到延遲圖沒有顯著影響。您可以看到峰值功率與 1.0mW 的非偏移值相同，但平均功率減半至 0.15mW。這是因?yàn)樘幚硭俣扔邢喈?dāng)大的浪費(fèi)。

圖 2：LHS 顯示了一段時間內(nèi)的平均功率。RHS 顯示隨時間變化的即時功率。

圖 3：隨時間變化的延遲。

表 2. 上述實(shí)驗(yàn)的累積和平均功率

任務(wù)中一個有偏移的核心的累積和平均功耗小于有和沒有偏移的四個核心。

動態(tài)電壓頻率縮放 （DVFS）：這是節(jié)省電力的首選技術(shù)，可根據(jù)任務(wù)要求改變時鐘速度。一個很好的例子是 x86 處理器，它的額定頻率為 3.2GHz，但在筆記本電腦上以 1.8GHz 運(yùn)行。使用原型板，當(dāng)電壓頻繁調(diào)整時，很難預(yù)測任務(wù)的延遲。在相關(guān)模型中，我們沒有實(shí)現(xiàn)特定的算法，而是看到在很寬的時鐘速度范圍內(nèi)功率和延遲的變化。結(jié)果如圖 4 所示。我們在這次運(yùn)行中使用了四個內(nèi)核和四個偏移線程。請注意，功率和延遲會因時鐘速度的變化而波動。延遲保持與原始偏移版本相同。DVFS 幫助我們大規(guī)模降低功耗。

圖 4：具有四個并發(fā)線程和每個內(nèi)核中不均勻時隙任務(wù)的四核的動態(tài)電壓頻率縮放中的功率、延遲和利用率變化

從圖 4 中我們可以看到，對于較高延遲的任務(wù)（功率圖中的黑框），瞬時功率較小，反之亦然。這說明了 DVFS 的功能，其中時鐘速度對于小型處理任務(wù)會降低，這反過來會增加延遲并降低功耗。

圖 5：通過實(shí)施電源管理降低平均功率

在特定時間段后強(qiáng)制內(nèi)核進(jìn)入待機(jī)狀態(tài)將降低功耗。從圖 5 中我們可以看到實(shí)施電源管理后功率有所降低。

擴(kuò)展 DVFS 示例，可以修改每個任務(wù)的開始和頻率。分析生成的統(tǒng)計(jì)信息，我們可以看到正在使用的內(nèi)核數(shù)量減少了（core_3），從而消除了額外的待機(jī)功耗并降低了功耗。如您所見，同時探索電源選項(xiàng)和軟件調(diào)度非常重要。這將確保所需的響應(yīng)時間，同時降低功耗。

電源門控：這是在一段時間不活動后將處理單元移動到較低功率狀態(tài)的過程。一個常見的例子是筆記本電腦從活動到待機(jī)再到睡眠和休眠。在這個模型中，我們將電源門控狀態(tài)機(jī)邏輯添加到電源表中。我們將空閑狀態(tài)的延遲設(shè)置為 10us，將轉(zhuǎn)換時間設(shè)置為 1us。設(shè)備在待機(jī)狀態(tài)下停留的時間較短。從圖 5 中我們可以看到，只要內(nèi)核處于非活動狀態(tài)，內(nèi)核就會將其狀態(tài)從待機(jī)更改為空閑。過渡時間對延遲的影響最小到零。

圖 6：電源門控，其中內(nèi)核在 0.1ms 不活動時從待機(jī)移動到空閑，轉(zhuǎn)換時間為 1.0us

結(jié)論：

系統(tǒng)級仿真可用于半導(dǎo)體和系統(tǒng)級的廣泛功率分析。將功率探索與性能研究結(jié)合使用可確保同時進(jìn)行權(quán)衡，從而確保更高質(zhì)量的產(chǎn)品。許多功率研究可以在產(chǎn)品實(shí)施之前在系統(tǒng)級完成，并消除集成過程中的所有意外。這項(xiàng)研究的另一個好處是熱和機(jī)械工程師獲得了完全驗(yàn)證的數(shù)據(jù)，而不是近似的最佳判斷信息。將性能和功耗分析集成到單個系統(tǒng)級模型中的 VisualSim 等軟件工具有助于更快地構(gòu)建模型，使用較少的模型集減少模型維護(hù)，并在設(shè)計(jì)周期的早期進(jìn)行更高質(zhì)量的探索。

審核編輯：郭婷