chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

vivado中文件分類的理解

lhl545545 ? 來源:FPGA通信小白成長(zhǎng)之路 ? 作者:FPGA通信小白成長(zhǎng)之 ? 2022-08-31 09:09 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

最近有網(wǎng)友私信我,說我之前發(fā)的幾篇文章寫得不錯(cuò),在此感謝大家的鼓勵(lì)。

正如我在第一篇文章里所說,我分享的內(nèi)容主要包括但不限于,HDL語(yǔ)言,TCL語(yǔ)言,vivado的使用,Modelsim/Questasim的使用,matlab的使用,通信原理及系統(tǒng),無線通信數(shù)字信號(hào)處理等,由淺入深,化繁為簡(jiǎn),后續(xù)內(nèi)容聽我娓娓道來。

今天我想說說我自己對(duì)vivado中文件分類的理解。

用過ISE的人都知道,vivado用起來是多么舒服,不管是從界面、綜合策略、時(shí)序分析等各個(gè)方面來說,都有很好的體驗(yàn),新版的vivado還引入了機(jī)器學(xué)習(xí),進(jìn)一步增強(qiáng)了綜合能力。

從vivado的圖形界面可以看到,工程文件主要包括:

HDL文件

IP文件

BD文件

約束文件

網(wǎng)表文件

輔助文件

HDL文件

主要是.v,.vhd文件,包括可以綜合的,以及用于仿真的.v和.vhd文件,可以綜合的文件也可被用于仿真。

Source框里的Compile Order可以看到文件的編譯順序,有時(shí)候如果有公用的package的.v文件的時(shí)候,可以看到package文件是否優(yōu)先編譯起效。

在vivado圖形界面中,能夠點(diǎn)擊的對(duì)象都有自己的屬性,可以通過CTRL+E快捷方式打開。

IP文件

主要是.xcix和.xci文件。

如果勾選設(shè)置選項(xiàng)下IP內(nèi)的Use Core Containers for IP框框,則IP的形式為.xcix,否則IP形式為.xci,且每個(gè)IP都會(huì)生成以IP名命名的文件夾,.xcix簡(jiǎn)化了IP核的管理。

.xcix和.xci是可以相互轉(zhuǎn)化的,IP核右鍵Enable Core Container或Disable Core Container即可。

BD文件

主要是.BD文件。

如果一個(gè)工程想套用另一個(gè)既有工程的BD文件,可以直接將BD文件夾整個(gè)進(jìn)行復(fù)制,這樣較為方便。

約束文件

主要是.xdc和.tcl文件,包括管腳約束、時(shí)序約束、debug約束、位置約束等。

管腳約束:管腳和電平。

時(shí)序約束:基本時(shí)鐘約束,跨時(shí)鐘域約束,路徑約束。

Debug約束:抓取調(diào)試信號(hào)(使用綜合里的set up debug會(huì)自動(dòng)添加文件到這里,使用ip核中的ila核則不會(huì)),設(shè)置Debug_hub參數(shù)(debug_hub時(shí)鐘等)。

位置約束:可通過pblock命令,設(shè)置指定模塊位置或面積。

特別說明一下,約束的屬性中有一個(gè)USED_IN的選項(xiàng),之前提到的,如果要將當(dāng)前工程封裝成dcp文件,作為子文件放到大工程中,一定要勾選USED_IN中的synthesis、out_of_context選項(xiàng),當(dāng)然,USED_IN也適用于其他.v文件或ip核。

網(wǎng)表文件

主要是.dcp文件

用于封裝子模塊或子工程

輔助文件

主要是.tcl(鉤子腳本)和.dcp(增量編譯)文件

最近使用國(guó)內(nèi)某公司的國(guó)產(chǎn)化芯片時(shí),就用到了鉤子腳本,用以給程序打補(bǔ)丁。按照手冊(cè)打完補(bǔ)丁后,在設(shè)置中的綜合、布局布線、生成比特流中,會(huì)看到.pre和.post里面已經(jīng)有補(bǔ)丁腳本的路徑。當(dāng)然,也可以自己寫鉤子腳本。

審核編輯:彭靜
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 數(shù)字信號(hào)
    +關(guān)注

    關(guān)注

    2

    文章

    1054

    瀏覽量

    48968
  • TCL語(yǔ)言
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    6375
  • Vivado
    +關(guān)注

    關(guān)注

    19

    文章

    846

    瀏覽量

    70477

原文標(biāo)題:說說vivado中的文件分類

文章出處:【微信號(hào):FPGA通信小白成長(zhǎng)之路,微信公眾號(hào):FPGA通信小白成長(zhǎng)之路】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用Vivado 2018.2編譯E203的mcs文件,遇到的問題求解

    Hi 各位,我在嘗試使用Vivado 2018.2編譯E203的mcs文件,遇到如下兩個(gè)問題: 1. 按照書中步驟運(yùn)行,執(zhí)行完make mcs之后得到的mcs文件與git中預(yù)編譯出來的mcs
    發(fā)表于 11-11 06:04

    發(fā)布元服務(wù)配置應(yīng)用分類、標(biāo)簽和資質(zhì)信息

    分類標(biāo)簽和資質(zhì)管理”菜單選擇元服務(wù)歸屬的類別和標(biāo)簽,同時(shí)將所需的資質(zhì)文件提交給華為運(yùn)營(yíng)人員審核。資質(zhì)文件審核通過后,您選擇的標(biāo)簽才能生效,之后才可選擇生效標(biāo)簽進(jìn)行配置。關(guān)于資質(zhì)文件
    發(fā)表于 10-29 16:47

    Windows系統(tǒng)下用vivado將電路燒寫到MCU200T板載FLASH的方法

    在Windows操作系統(tǒng)下使用vivado將設(shè)計(jì)的電路燒寫到MCU200T開發(fā)板上的FLASH中的方法。通過將硬件電路的比特流文件燒寫到板載FLASH內(nèi),開發(fā)板上電時(shí)將自動(dòng)地從FLASH中讀取比特流
    發(fā)表于 10-29 08:21

    在Windows10上運(yùn)行vivado使用tcl文件創(chuàng)建E203項(xiàng)目路徑錯(cuò)誤的問題

    先按照官方給的開源項(xiàng)目,e203_hbirdv2-masterfpgamcu200t目錄下的Makefile內(nèi)容手動(dòng)創(chuàng)建vivado工程。 在調(diào)用.tcl文件的過程中,每次進(jìn)行到
    發(fā)表于 10-28 07:19

    win10環(huán)境下使用vivado生成.bit與.mcs文件

    ,這里介紹一種可以直接在windows環(huán)境下使用vivado生成system.bit和system.mcs文件的方法。 1.在windows環(huán)境安裝vivado,準(zhǔn)備好e203_hbirdv2工程
    發(fā)表于 10-27 08:25

    vcs和vivado聯(lián)合仿真

    我們?cè)谧鰠①愓n題的過程中發(fā)現(xiàn),上FPGA開發(fā)板跑系統(tǒng)時(shí),有時(shí)需要添加vivado的ip核。但是vivado仿真比較慢,vcs也不能直接對(duì)添加了vivado ip核的soc系統(tǒng)進(jìn)行仿真。在這種情況下
    發(fā)表于 10-24 07:28

    如何在vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    成對(duì)應(yīng)的.dasm文件,用于查看對(duì)應(yīng)的匯編指令。 獲取測(cè)試指令 以helloworld為例,在生成對(duì)應(yīng)的兩個(gè)文件之后,我們可以選取想要測(cè)試的指令導(dǎo)入vivado 我們以測(cè)試 li a0 8 addi a0
    發(fā)表于 10-24 06:46

    vivado上基于二進(jìn)制碼對(duì)指令運(yùn)行狀態(tài)進(jìn)行判斷

    成對(duì)應(yīng)的.dasm文件,用于查看對(duì)應(yīng)的匯編指令。 獲取測(cè)試指令 以helloworld為例,在生成對(duì)應(yīng)的兩個(gè)文件之后,我們可以選取想要測(cè)試的指令導(dǎo)入vivado 我們以測(cè)試 li a0 8 addi a0
    發(fā)表于 10-24 06:31

    Nucleistudio+Vivado協(xié)同仿真教程

    編譯完成后,我們會(huì)在工程目錄下發(fā)現(xiàn)生成了.verilog文件,此即為我們仿真需用到的文件,可以將改文件復(fù)制保存在tb目錄下 聯(lián)合仿真 在我們前面創(chuàng)建的Vivado工程中添加仿真
    發(fā)表于 10-23 06:22

    vivado仿真時(shí)GSR信號(hào)的影響

    利用vivado進(jìn)行設(shè)計(jì)xilinx FPGA時(shí),寫完設(shè)計(jì)代碼和仿真代碼后,點(diǎn)擊run simulation(啟動(dòng)modelsim進(jìn)行仿真)。
    的頭像 發(fā)表于 08-30 14:22 ?1024次閱讀
    <b class='flag-5'>vivado</b>仿真時(shí)GSR信號(hào)的影響

    Vivado無法選中開發(fā)板的常見原因及解決方法

    對(duì)應(yīng)的器件信息和約束文件(XDC),大大簡(jiǎn)化工程初始化流程。然而,在某些情況下,我們可能會(huì)發(fā)現(xiàn) Vivado 的界面中無法選中目標(biāo)開發(fā)板,導(dǎo)致只能手動(dòng)選擇器件。那么,遇到這種情況該如何處理呢?
    的頭像 發(fā)表于 07-15 10:19 ?1392次閱讀
    <b class='flag-5'>Vivado</b>無法選中開發(fā)板的常見原因及解決方法

    如何使用One Spin檢查AMD Vivado Design Suite Synth的結(jié)果

    本文講述了如何使用 One Spin 檢查 AMD Vivado Design Suite Synth 的結(jié)果(以 Vivado 2024.2 為例)。
    的頭像 發(fā)表于 05-19 14:22 ?996次閱讀
    如何使用One Spin檢查AMD <b class='flag-5'>Vivado</b> Design Suite Synth的結(jié)果

    一文詳解Vivado時(shí)序約束

    Vivado的時(shí)序約束是保存在xdc文件中,添加或創(chuàng)建設(shè)計(jì)的工程源文件后,需要?jiǎng)?chuàng)建xdc文件設(shè)置時(shí)序約束。時(shí)序約束文件可以直接創(chuàng)建或添加已存
    的頭像 發(fā)表于 03-24 09:44 ?4390次閱讀
    一文詳解<b class='flag-5'>Vivado</b>時(shí)序約束

    Vivado FIR IP核實(shí)現(xiàn)

    Xilinx的FIR IP核屬于收費(fèi)IP,但是不需要像 Quartus那樣通過修改license文件來破解。如果是個(gè)人學(xué)習(xí),現(xiàn)在網(wǎng)絡(luò)上流傳的license破解文件在破解Vivado的同時(shí)也破解
    的頭像 發(fā)表于 03-01 14:44 ?2578次閱讀
    <b class='flag-5'>Vivado</b> FIR IP核實(shí)現(xiàn)

    Vivado Design Suite用戶指南:邏輯仿真

    電子發(fā)燒友網(wǎng)站提供《Vivado Design Suite用戶指南:邏輯仿真.pdf》資料免費(fèi)下載
    發(fā)表于 01-15 15:25 ?0次下載
    <b class='flag-5'>Vivado</b> Design Suite用戶指南:邏輯仿真