數(shù)據(jù)采集系統(tǒng)級挑戰(zhàn)

系統(tǒng)架構(gòu)師和電路級硬件設(shè)計人員花費大量研發(fā)（R&D）資源為其最終應(yīng)用（如測試和測量、工業(yè)自動化、醫(yī)療保健或航空航天和國防）開發(fā)高性能、分立線性和精密信號鏈模塊，以測量和保護、調(diào)理和采集，或合成和驅(qū)動。本文將重點介紹精密數(shù)據(jù)采集子系統(tǒng)，如圖1所示。

圖1.高級數(shù)據(jù)采集系統(tǒng)框圖。

電子行業(yè)的動態(tài)正在迅速發(fā)展，隨著研發(fā)預算和上市時間（TTM）的控制變得具有挑戰(zhàn)性，構(gòu)建和原型模擬電路以驗證其功能的時間越來越少。硬件設(shè)計人員要求在熱和印刷電路板 （PCB） 密度限制下，在不斷縮小的外形尺寸中，為復雜設(shè)計提供先進的精密數(shù)據(jù)轉(zhuǎn)換性能和更高的魯棒性。通過系統(tǒng)級封裝 （SiP） 技術(shù)的異構(gòu)集成繼續(xù)推動電子行業(yè)的主要趨勢，包括向更高密度、增強功能、增強性能和更長的平均故障時間轉(zhuǎn)變。本文將說明ADI公司如何利用異構(gòu)集成來改變精密轉(zhuǎn)換的競爭環(huán)境，并提供對應(yīng)用產(chǎn)生重大影響的解決方案。

系統(tǒng)設(shè)計人員面臨著后勤挑戰(zhàn)，例如最終原型的組件選擇和設(shè)計優(yōu)化，以及驅(qū)動ADC輸入、保護ADC輸入免受過壓事件的影響、最大限度地降低系統(tǒng)功耗以及使用低功耗微控制器和/或數(shù)字隔離器實現(xiàn)更高的系統(tǒng)吞吐量等技術(shù)挑戰(zhàn)。隨著人們越來越關(guān)注系統(tǒng)軟件和應(yīng)用程序以區(qū)分其系統(tǒng)解決方案，OEM 正在將更多資源分配給軟件開發(fā)而不是硬件開發(fā)。這導致硬件開發(fā)的壓力增加，以減少設(shè)計迭代。

開發(fā)數(shù)據(jù)采集信號鏈的系統(tǒng)設(shè)計人員通常需要高輸入阻抗，以便與各種傳感器直接接口，這些傳感器可能具有不同的共模電壓以及單極性或雙極性單端或差分輸入信號。讓我們?nèi)媪私馐褂梅至⒃崿F(xiàn)的典型信號鏈，并通過圖2中的插圖了解系統(tǒng)設(shè)計人員的一些主要技術(shù)痛點。圖中顯示了精密數(shù)據(jù)采集子系統(tǒng)的關(guān)鍵部分，其中儀表放大器的20 V p-p輸出施加到全差分放大器（FDA）的同相輸入端。該 FDA 提供必要的信號調(diào)理，包括電平轉(zhuǎn)換、衰減信號以及使用 2.5 V 共模將輸出擺幅設(shè)置在 0 V 和 5 V 之間，相位相反，從而向 ADC 輸入提供 10 V p-p 差分信號，以最大化其動態(tài)范圍。儀表放大器采用±15 V雙電源供電，F(xiàn)DA采用+5 V/–1 V供電，ADC由5 V電源供電。反饋電阻 （RF1 = RF2） 與增益電阻 （RG1 = RG2） 之比將 FDA 增益設(shè)置為 0.5。FDA的噪聲增益（NG）定義為：

其中β1 和 β2 是反饋因子：

圖2.典型數(shù)據(jù)采集信號鏈的簡化原理圖

本節(jié)將介紹電路不平衡（即β1≠β2）或反饋和增益電阻中的不匹配（RG1， RG2， RF1， RF2FDA 周圍會影響 SNR、失真、線性度、增益誤差、漂移和輸入共模抑制比等關(guān)鍵規(guī)格。FDA的差分輸出電壓取決于VOCM，因此當反饋因子β1和β2不相等時，輸出幅度或相位的任何不平衡都會在輸出中產(chǎn)生不希望的共模分量，該共模分量被其噪聲增益放大，并在FDA的差分輸出中引起冗余噪聲和失調(diào)。因此，增益/反饋電阻的比值必須匹配良好。換句話說，輸入源阻抗和RG2（RG1）的組合應(yīng)該匹配（即β1=β2），以避免信號失真，每個輸出信號的共模電壓不匹配，并防止來自FDA的共模噪聲增加。平衡差分失調(diào)和避免輸出失真的方法之一是添加一個與增益電阻（RG1）串聯(lián)的外部電阻。不僅如此，增益誤差漂移還受電阻類型選擇（如薄膜、低溫度系數(shù)電阻）的影響，而在成本和電路板空間限制下，尋找匹配電阻器具有挑戰(zhàn)性。

此外，由于PCB的額外成本和空間限制，許多設(shè)計人員不方便產(chǎn)生奇數(shù)雙極性電源。 設(shè)計人員還需要仔細選擇最佳的無源元件，包括RC低通濾波器（位于ADC驅(qū)動器輸出和ADC輸入之間）以及逐次逼近寄存器（SAR）ADC動態(tài)基準節(jié)點的去耦電容。RC濾波器有助于限制ADC輸入端的噪聲，并降低SAR ADC容性DAC輸入端的反沖效應(yīng)。應(yīng)選擇C0G或NP0型電容器和合理的串聯(lián)電阻值，以保持放大器穩(wěn)定并限制其輸出電流。最后，PCB布局對于保持信號完整性和實現(xiàn)信號鏈的預期性能至關(guān)重要。

簡化客戶的設(shè)計之旅

許多系統(tǒng)設(shè)計人員最終為相同的應(yīng)用實現(xiàn)不同的信號鏈架構(gòu)。然而，一種尺寸并不適合所有人，因此ADI公司（ADI）專注于信號鏈、信號調(diào)理和數(shù)字化的常見部分，提供更完整的信號鏈μModule解決方案，具有先進的性能，彌合標準分立元件和高度集成的客戶專用IC之間的差距，以解決其主要痛點。ADAQ4003是一款SiP解決方案，可在研發(fā)成本和縮小外形尺寸之間實現(xiàn)最佳平衡，同時加快原型制作時間。?

ADAQ4003 μModule精密數(shù)據(jù)采集解決方案采用ADI公司的先進SiP技術(shù)，將多個通用信號處理和調(diào)理模塊以及關(guān)鍵無源元件集成到單個器件中（見圖5）。ADAQ4003內(nèi)置低噪聲、FDA、穩(wěn)定基準電壓緩沖器和高分辨率18位、2 MSPS SAR ADC。

ADAQ4003通過將元件選擇、優(yōu)化和布局從設(shè)計人員轉(zhuǎn)移到器件本身，簡化了精密測量系統(tǒng)的信號鏈設(shè)計和開發(fā)周期，并解決了上一節(jié)中討論的所有主要問題。FDA周圍的精密電阻陣列采用ADI專有的iPassives技術(shù)構(gòu)建，該技術(shù)可解決電路不平衡問題，降低寄生效應(yīng)，有助于實現(xiàn)高達0.005%的出色增益匹配，并具有優(yōu)化的漂移性能（1 ppm/°C）。與分立式無源器件相比，i無源器件還具有尺寸優(yōu)勢，可最大限度地減少與溫度相關(guān)的誤差源，并減輕系統(tǒng)級校準負擔。FDA 的快速建立和寬共模輸入范圍，以及可配置增益選項（0.45、0.52、0.9、1 或 1.9）的精密性能，允許增益或衰減調(diào)整以及全差分或單端至差分輸入。?

ADAQ4003在ADC驅(qū)動器和ADC之間包含一個單極點RC濾波器，旨在最大限度地延長建立時間和輸入信號帶寬。還包括基準電壓節(jié)點和電源所需的所有去耦電容，以簡化物料清單 （BOM）。ADAQ4003還內(nèi)置一個以單位增益配置的基準電壓緩沖器，以最佳方式驅(qū)動SAR ADC基準節(jié)點和相應(yīng)去耦電容的動態(tài)輸入阻抗。REF引腳上的10 μF是位決策過程中幫助補充內(nèi)部容性DAC電荷的關(guān)鍵要求，對于實現(xiàn)峰值轉(zhuǎn)換性能至關(guān)重要。通過集成基準電壓緩沖器，用戶可以實現(xiàn)比許多傳統(tǒng)的基于SAR ADC的信號鏈低得多的基準電壓源，因為基準電壓源驅(qū)動高阻抗節(jié)點，而不是SAR電容陣列的動態(tài)負載。用戶可以靈活地選擇與所需模擬輸入范圍相匹配的基準緩沖器輸入電壓。

小尺寸簡化了 PCB 布局并實現(xiàn)了高通道密度

與傳統(tǒng)的分立式信號鏈相比，ADAQ4003的7 mm×7 mm BGA封裝的占位面積至少減少了4倍（如圖3所示），可在不犧牲性能的情況下實現(xiàn)小型儀器儀表。

圖3.ADAQ4003 μModule器件與分立式信號鏈解決方案的尺寸比較。

印刷電路板布局對于保持信號完整性和實現(xiàn)信號鏈的預期性能至關(guān)重要。ADAQ4003的引腳排列簡化了布局，允許其模擬信號位于左側(cè)，數(shù)字信號位于右側(cè)。換句話說，這允許設(shè)計人員將敏感的模擬和數(shù)字部分分開，并限制在電路板的某些區(qū)域，并避免數(shù)字和模擬信號的交叉，以減輕輻射噪聲。ADAQ4003集成了基準電壓源（REF）和電源（VS+、VS?、VDD和VIO）引腳的所有必要（低等效串聯(lián)電阻（ESR）和低等效串聯(lián)電感（ESL））去耦陶瓷電容。這些電容器在高頻下提供低阻抗接地路徑，以處理瞬態(tài)電流。

無需外部去耦電容，如果沒有這些電容，則不存在已知的性能影響或任何EMI問題。ADAQ4003評估板上的這種性能影響得到了驗證，方法是移除基準電壓源輸出端的外部去耦電容和LDO穩(wěn)壓器輸出端的外部去耦電容，后者產(chǎn)生板載電源軌（REF、VS+、VS?、VDD和VIO）。圖4顯示，無論使用還是移除外部去耦電容，任何雜散都埋在遠低于?120 dB的本底噪聲中。ADAQ4003的小尺寸可實現(xiàn)高通道密度PCB布局，同時緩解熱挑戰(zhàn)。然而，單個元件的放置和各種信號在PCB上的路由至關(guān)重要。輸入和輸出信號的對稱路由，同時使電源電路遠離模擬信號路徑，在具有盡可能大的走線的獨立電源層上，這對于提供低阻抗路徑和減少毛刺對電源線的影響以及避免EMI類型問題尤其重要。

圖4.具有短路輸入的ADAQ4003 FFT，在移除各種電源軌的外部去耦電容之前和之后，性能保持不變。

使用高阻抗PGIA驅(qū)動ADAQ4003

如前所述，通常需要高輸入阻抗前端才能直接連接各種類型的傳感器。大多數(shù)儀表和可編程增益儀表放大器（PGIA）具有單端輸出，無法直接驅(qū)動全差分數(shù)據(jù)采集信號鏈。然而，LTC6373 PGIA提供全差分輸出、低噪聲、低失真和高帶寬，可在不犧牲精準性能的情況下直接驅(qū)動ADAQ4003，因而適合許多信號鏈應(yīng)用。LTC6373 在輸入和輸出上采用直流耦合功能，具有可編程增益設(shè)置 （使用 A2、A1 和 A0 引腳）。

在圖5中，LTC6373采用差分輸入至差分輸出配置和±15 V雙電源。如果需要，LTC6373 還可用于單端輸入至差分輸出配置。LTC6373 直接驅(qū)動 ADAQ4003，其增益設(shè)置為 0.454。五世OCMLTC6373的引腳接地，其輸出擺幅在?5.5 V至+5.5 V之間（相位相反）。ADAQ4003的FDA電平轉(zhuǎn)換LTC6373的輸出，以匹配ADAQ4003所需的輸入共模，并提供利用最大2 × V所需的信號幅度裁判ADAQ4003 μModule器件內(nèi)ADC的峰峰值差分信號范圍。圖 6 和圖 7 顯示了使用 LTC6373 的各種增益設(shè)置時的 SNR 和 THD 性能，而圖 8 顯示了圖 5 所示電路配置的 INL/DNL 性能為 ±0.65 LSB/±0.25 LSB。

圖5.LTC6373驅(qū)動ADAQ4003（增益 = 0.454，2 MSPS）。

圖6.SNR 與 LTC6373 增益設(shè)置的關(guān)系，LTC6373 驅(qū)動 ADAQ4003（增益 = 0.454，2 MSPS）。

圖7.THD 與 LTC6373 增益設(shè)置的關(guān)系，LTC6373 驅(qū)動 ADAQ4003 （增益 = 0.454，2 MSPS）。

圖8.INL/DNL 性能，LTC6373 （增益 = 1） 驅(qū)動 ADAQ4003 （增益 = 0.454）。

ADAQ4003 μ模塊應(yīng)用用例：ATE

本節(jié)將重點介紹ADAQ4003如何非常適合ATE的源測量單元（SMU）和器件電源（DPS）。這些 模 塊 化 儀器 用于 為 快速增長 的 智能手機、5G、汽車 和 IoT 市場 測試 各種 芯片 類型。這些精密儀器具有灌電流/拉電流功能，需要每個通道都有一個控制環(huán)路來負責編程的電壓和電流調(diào)節(jié)，并且它們需要高精度（尤其是精細線性度）、速度、寬動態(tài)范圍（用于測量μA/μV信號電平）、單調(diào)性和小尺寸，以適應(yīng)并聯(lián)通道數(shù)量的增加。ADAQ4003提供突破性的精密性能，減少終端系統(tǒng)元件數(shù)量，并在電路板空間限制的情況下提高通道密度，同時減輕這些類型的直流測量可擴展測試儀器的校準負擔和熱挑戰(zhàn)。ADAQ4003的高精度與快速采樣速率相結(jié)合，可降低噪聲，無延遲，非常適合控制環(huán)路應(yīng)用，以提供最佳階躍響應(yīng)和快速建立，以提高測試效率。ADAQ4003消除了由于自身漂移和電路板空間限制而在儀器上分配基準電壓的緩沖器，從而有助于減輕設(shè)計負擔。此外，漂移性能和老化決定了測試儀器的精度，因此ADAQ4003的確定性漂移降低了重新校準的成本和儀器的停機時間。ADAQ4003 滿足這些要求，提升儀器測量較低電壓和電流范圍的能力，并幫助他們針對各種負載條件優(yōu)化控制環(huán)路，從而直接轉(zhuǎn)化為儀器工作規(guī)格、測試效率、吞吐量和成本的改進。這些儀器的高測試吞吐量和更短的測試時間直接轉(zhuǎn)化為最終用戶的測試成本降低。SMU高級框圖如圖9所示，其相應(yīng)的信號鏈如圖5所示。

圖9.源測量單元簡化框圖。

高吞吐速率使ADAQ4003具有過采樣功能，可實現(xiàn)最低均方根噪聲，并在寬帶寬范圍內(nèi)檢測小幅度信號。對ADAQ4003進行四倍的過采樣可提供額外的一位分辨率（這只能是因為ADAQ4003提供了足夠的線性度，見圖8）或動態(tài)范圍增加6 dB，換句話說，由于這種過采樣而改善的動態(tài)范圍定義為：ΔDR = 10 ×log10 （OSR），單位為dB。對于5 V基準電壓源，ADAQ4003的典型動態(tài)范圍為2 MSPS時為100 dB，其輸入短路至地。因此，當ADAQ4003在1.953 kSPS的輸出數(shù)據(jù)速率下過采樣1024倍×可提供~130 dB的無與倫比的動態(tài)范圍，增益分別為0.454和0.9，可以精確檢測幅度非常小的μV信號。圖10顯示了ADAQ4003在1 kHz和10 kHz各種過采樣速率和輸入頻率下的動態(tài)范圍和SNR。

圖 10.ADAQ4003動態(tài)范圍，具有各種輸入頻率的SNR與過采樣率（OSR）的關(guān)系。

圖 11.使用信號鏈μModule技術(shù)降低總擁有成本。

結(jié)論

本文介紹了與設(shè)計精密數(shù)據(jù)采集系統(tǒng)相關(guān)的幾個關(guān)鍵方面和技術(shù)挑戰(zhàn)，以及ADI公司如何利用其線性和轉(zhuǎn)換器領(lǐng)域的專業(yè)知識開發(fā)高度差異化的ADAQ4003信號鏈μModule解決方案，以解決一些最棘手的工程問題。ADAQ4003減輕了元件選擇和構(gòu)建生產(chǎn)就緒原型等工程負擔，同時使系統(tǒng)設(shè)計人員能夠更快地向最終客戶提供出色的系統(tǒng)解決方案。ADAQ4003 μModule器件突破性的精密性能與小尺寸相結(jié)合，為自動化測試設(shè)備（SMU、DPS）、電子測試和測量（阻抗測量）、醫(yī)療保?。ㄉw征監(jiān)測、診斷、成像）和航空航天（航空）以及一些工業(yè)用途（機器自動化輸入/輸出模塊）等各種應(yīng)用增加了更大的價值。ADAQ4003等μModule解決方案顯著降低了系統(tǒng)設(shè)計人員的總擁有成本（如圖11所示），降低了PCB組裝成本，通過提高批次間良率來增加制造支持，支持可擴展/模塊化平臺的設(shè)計重用，并簡化最終應(yīng)用中的校準負擔，同時加快TTM。

審核編輯：郭婷