輸入失調(diào)電壓(Input Offset Voltage)Vos
- 將運放的兩個輸入端接地,理想運放輸出為零。但實際運放輸出不為零。將輸出電壓除以增益得到的等效輸入電壓稱為輸入失調(diào)電壓。
- 一般定義為運放輸出為零時,兩個輸入端之間所加的補償電壓。該值反映了運放內(nèi)部電路的對稱性,對稱性越好,輸入失調(diào)電壓越小。
- Vos越小,芯片價格就越貴。

- 規(guī)格書上一般給出了1)25c典型值;2)全溫度值。我們在選擇運放的時候,還是要看全溫度的最大值。因為我們很難預測產(chǎn)品用在什么情況下。所以為了保證worst case design。我們要選考慮Vos的最大值。
輸入失調(diào)電壓的溫漂(Offset Voltage Drift)
- 又叫溫度系數(shù)TC VOS,高精度的是幾個nV/C,一般為幾個uV/C
- 輸入失調(diào)電壓的溫度漂移(簡稱輸入失調(diào)電壓溫漂)αVIO:定義為在給定溫度范圍內(nèi),輸入失調(diào)電壓的變化與溫度變化的比值。
- 作為輸入失調(diào)電壓的補充,便于計算在給定的工作范圍內(nèi),放大電路由于溫度變化造成的輸入失調(diào)電壓漂移大小。
輸入偏置電流(Input Bias Current)IB
- 定義為當運放的輸出直流電壓為零時,運放兩輸入端流進或流出直流電流的平均值。
- 輸入偏置電流對進行高阻信號放大、積分電路等對輸入阻抗有要求的地方有較大的影響。輸入偏置電流與制造工藝有一定關系。
- I~B ~比較大,對原信號影響大,相當于對原信號有了個分壓。
- 一般是pA級,nA級。

- 上圖是Ib和Vos的一個等效示意圖。Ib是流向地的。Vos疊加在輸入端的。Vos可能是正,也可能是負,正的話,就是在信號上疊加,負的話,就是在原信號上扣除。運放所謂的線性,也是在扣除或者疊加Vos之后,表現(xiàn)出的特性。也可以從軟件端扣除Vos的影響。

輸入失調(diào)電流(Input Offset Current)Ios
- 是Ib的補充
- 輸入失調(diào)電流定義為當運放的輸出直流電壓為零時,其兩輸入端偏置電流的差值(同相端Ib與反向端Ib的差值)。輸入失調(diào)電流同樣反映了運放內(nèi)部的電路對稱性,對稱性越好,輸入失調(diào)電流電流越小。
共模電壓輸入范圍(Input Common-Mode Voltage Range)Vcm
- 運放兩輸入端與地間能加的共模電壓的范圍。
- Vcm“包括”正、負電源電壓時為理想特性。
- 所謂“Rail to Rail Input”就是指輸入共模電壓范圍十分接近電源軌,一般可以低于負電源軌,而稍微低于正電源軌。
輸出動態(tài)范圍特性(Output Characteristics)
- 即輸出電壓范圍,所謂“Rail to Rail Output”即軌對軌輸出,輸出Voh、Vol極為接近供電軌,會有幾十mV的距離,也與負載有關。
輸出電流特性(Short Circuit Limit)
- 即運放的帶載能力,一般會給出Sink、Source電流大小,也有運放只給出短路時的極限電流。這個參數(shù),設計時候,要考慮最小值。
壓擺率(Slew Rate)SR
- 也稱轉(zhuǎn)換速率,定義為:運放接成閉環(huán)條件下,將一個大信號(含階躍信號)輸入到運放輸出端,從運放的輸出端測運放的輸出上升速率。
- 由于在轉(zhuǎn)換期間,運放的輸出端處于開關狀態(tài),所以運放的反饋回路不起作用,也就是轉(zhuǎn)換速率與閉環(huán)增益無關。
增益帶寬積(Gain Bandwidth Product)GBP
- 單位增益帶寬定義:運放的閉環(huán)增益為1倍條件下,講一個恒幅正弦小信號輸入到運放的輸入端,從運放的輸出端測得閉環(huán)電壓增益下降3db(或是相當于運放輸入信號的0.707)所對應的信號頻率。 這個參數(shù)決定了單級放大倍數(shù)。
開環(huán)增益(Open-Loop Voltage Gain)Aol
- 定義為當運放工作于線性區(qū)時,運放輸出電壓與差模電壓輸入電壓的比值。
- 由于差模開環(huán)直流電壓增益很大,大多數(shù)運放的差模開環(huán)直流電壓增益一般在數(shù)萬倍或更多,用數(shù)值直接表示不方便比較,所以一般采用分貝方式記錄和比較。
- 理想運放的開環(huán)增益為無窮大,實際運放一般在80dB – 150dB。

共模信號抑制比(Common Mode Rejection)
- 共模抑制比定義為當運放工作于線性區(qū)時,運放差模增益與共模增益的比值。即在運放兩端輸入端與地間加相同信號時,輸入、輸出間的增益稱為共模電壓增益AVC,則CMRR = AV/AVC
- 共模抑制比是一個極為重要的指標,它能夠抑制共模輸入的干擾信號。值越大,運放能夠抑制干擾的能力越強。也越貴。
電源紋波抑制比(Supply Voltage Rejection)
- 定義為運放工作于線性區(qū)時,運放輸入失調(diào)電壓隨電源電壓的變化比值。即正、負電源電壓變化時,該變化量出現(xiàn)在運放的輸出中,并將其換算為運放輸入的值。
- 若電源變化△Vs時等效輸入換算電壓為△Vin,則PSRR = △Vs/△Vin。
- 電源電壓抑制比反映了電源變化對運放輸出的影響。
- 高頻對應PSRR值會變小,所以,一般考慮layout上,在運放電源管教附近加電容來濾掉電源中的高頻噪聲。
噪聲密度(Noise Density)
- 運放本身內(nèi)部電路也有固有存在的噪聲,氛圍電壓噪聲和電流噪聲。
- 通常規(guī)格書中以 nV/rtHz 和 pA/rtHz 來表示,也就是與頻率相關的一個指標。
- 參數(shù)越小,運放自身引入到系統(tǒng)的噪聲也越小。
- 做音頻處理時候,會選擇該參數(shù)小的,比如LMV721,LMV722(8.5nV/rtHz,1kHz以下)
-
運放電路
+關注
關注
39文章
366瀏覽量
36184 -
電源電壓
+關注
關注
3文章
1258瀏覽量
26108 -
積分電路
+關注
關注
11文章
86瀏覽量
37836 -
PSRR
+關注
關注
0文章
223瀏覽量
40611 -
失調(diào)電壓
+關注
關注
0文章
209瀏覽量
14747
發(fā)布評論請先 登錄
經(jīng)驗分享:如何選擇運放電路設計中的無源元件
從0學運放,史上最全運放電路設計入門資料
眾籌 史上最全,運放、ADC、電磁兼容3個方向6部模電教程
硬件實戰(zhàn)教程(第13期)常用運放電路布局篇1
硬件實戰(zhàn)教程(第14期)常用運放電路布局篇2
硬件實戰(zhàn)教程(第15期)常用運放電路布局篇3
硬件實戰(zhàn)教程(第16期)常用運放電路布局篇4
硬件實戰(zhàn)教程(第17期)常用運放電路布局篇5
硬件實戰(zhàn)教程(第18期)常用運放電路布局篇6
硬件實戰(zhàn)教程(第19期)常用運放電路布局篇7
【原創(chuàng)】硬件實戰(zhàn)教程(第20期)常用運放電路波形調(diào)試
【原創(chuàng)】硬件實戰(zhàn)教程(第21期)常用運放電路波形調(diào)試2
運放電路設計中無源元件的選擇

運放電路設計實戰(zhàn)
評論