聽過“Faless、流片、MPW、CP……”嗎？如果你的反應是“哇，這是什么高深莫測的學問？”那打開這篇文章，你就撿到寶了！半導體行業(yè)，一個充滿魔法和奧秘的世界，每天都在創(chuàng)造讓你手機更炫、電腦更快、車子更智能的神奇小芯片。而行業(yè)內(nèi)的“黑話”就像是行業(yè)巫師們之間的秘密信號，對外界來說像是咒語，但在“巫師”之間卻是日常的打招呼。

好啦，沒錯，這里就是一本半導體的“魔法書”，里面藏著這個行業(yè)的各種“魔法咒語”。不論你是想成為一名半導體“巫師”，還是僅僅想與朋友炫一炫新知，這篇文章你都不容錯過！

Foundry：即"Foundry"（或稱為“代工廠”）指的是為客戶提供半導體制造服務的公司。與擁有并運營自己的制造能力的集成設備制造商 (IDM) 不同，F(xiàn)oundry不涉及芯片的設計，而只負責根據(jù)客戶提供的設計進行生產(chǎn)。??

典型的Foundry模型是這樣的：芯片設計公司（可能是一個沒有自己的制造設施的小公司，或者是一個大型的公司選擇外包部分或所有制造工作）會創(chuàng)建一個芯片的設計，然后將這個設計交給代工廠進行制造。

臺積電 (TSMC)：全球最大的純粹代工廠。

流片：也可以被稱為“Tape out”，指的是“試生產(chǎn)”，就是說設計完電路以后，先生產(chǎn)幾片幾十片，供測試用。

當我們說一個芯片設計已經(jīng)"流片"時，意味著該設計已經(jīng)完成，并且已經(jīng)被發(fā)送到代工廠進行制造。簡單來說，流片是從數(shù)字設計轉換為實際硅片的過程。

流片過程涉及以下幾個主要步驟：

①設計驗證：確保設計與其規(guī)格相符，并且沒有任何明顯的錯誤。

②物理驗證：檢查設計是否可以被成功地制造，包括DRC (Design Rule Check) 和LVS (Layout vs. Schematic) 檢查。

③生成掩膜數(shù)據(jù)：從設計數(shù)據(jù)生成用于光刻過程的掩膜。

④發(fā)送到代工廠：將最終的設計數(shù)據(jù)發(fā)送到半導體制造商或代工廠，開始生產(chǎn)過程。

完成流片后，代工廠會開始生產(chǎn)過程，并最終交付物理的芯片。

ASIC：(Application-Specific Integrated Circuit)是“應用特定集成電路”的縮寫。顧名思義，它是為某一特定應用或用途而設計的集成電路，而不是為了多種應用或廣泛的目的。

與其他類型的集成電路相比，ASIC 通常在性能、功耗和/或尺寸方面具有優(yōu)勢，但設計和生產(chǎn)成本可能較高。是一種為專門目的而設計的集成電路，是指應特定用戶要求和特定電子系統(tǒng)的需要而設計、制造的集成電路，需要從頭開始定制。

FULL MASK：是“全掩膜”的意思，即制造流程中的全部掩膜都為某個設計服務。

掩膜：在半導體制造中，掩膜是一個透明的片材（通常是玻璃或石英片），上面覆蓋有一層可以選擇性阻擋光線的圖案材料（如光阻）。它在光刻過程中起到關鍵作用，允許芯片制造商在硅片上選擇性地暴露特定區(qū)域，從而在該區(qū)域進行進一步的加工。掩膜用于光刻過程中，它允許制造商在硅片上選擇性地暴露特定區(qū)域以進行進一步的加工，如摻雜或沉積材料。

多層過程："全掩膜" (Full Mask 或 Full Mask Set) 在半導體制造中指的是為了生產(chǎn)一個特定的集成電路而需要的完整掩膜集合?，F(xiàn)代集成電路由多個層次組成，每一個層都需要一個或多個專用的掩膜來定義其模式。因此，為了制造一個完整的芯片，通常需要一系列掩膜。

成本：制作 Full Mask Set 是一個昂貴的過程，尤其是在先進的制程節(jié)點上。這是初創(chuàng)公司和小型設計團隊在選擇先進制程時需要考慮的一個主要成本。

設計到掩膜的轉換：設計團隊完成的電路設計最終會通過一系列的工具和步驟轉換成掩膜數(shù)據(jù)。這些步驟包括布局、物理驗證、掩膜制備等。

多版本問題：由于半導體設計的復雜性，可能需要多次迭代和修改設計，每次修改可能都需要新的掩膜集。因此，盡量減少錯誤和避免額外的掩膜制造是至關重要的。

MPW：也稱為多項目晶圓或共享晶圓服務，是一種用于減少半導體制造成本的策略，特別是對于小批量或試驗性的芯片設計。

將多個使用相同工藝的集成電路設計放在同一晶圓片上流片，制造完成后，每個設計可以得到數(shù)十片芯片樣品。由于半導體制造的高成本，許多公司和研究機構可能無法承擔為其新的或試驗性芯片設計制造專用晶圓的費用。MPW服務允許多個客戶或項目共享同一塊晶圓，每個客戶只需要支付其設計占據(jù)的那部分的費用。

Shuttle：Shuttle服務在半導體界通常與MPW (Multi-Project Wafer) 服務相關，是指多個客戶或設計項目分享同一塊晶圓的服務。晶圓廠每年的固定時間會放出次年的MPW計劃表，各家公司根據(jù)直接的需求，報名上車即可。通常越先進的工藝，安排的MPW頻率越高，較成熟的大尺寸工藝，可能一年也安排不了一次。

MPW就是和別的廠家共享一張掩模版，而FULL MASK則是獨享一張掩膜版。主要的原因就是MASK（掩膜），比較貴，例如40nm的MASK大約在500萬左右，而28nm的MASK大約在1000萬左右，14nm的MASK大約在2500萬左右。MPW的問題就是，這個是按照面積來收錢的，例如在40nm的3mm*4mm 大約50萬人民幣等等。

如果芯片失敗，則MASK的錢就打水漂了，所以先做一次MPW也是分散風險的方法。

Wafer：

在半導體行業(yè)中，晶圓（Wafer）是整個芯片制造過程的基礎。它是一塊超薄的硅片，用于制造集成電路（IC）或芯片。以下是關于晶圓的一些核心信息：

材料：盡管"硅晶圓"是最常見的，但晶圓可以由其他材料制成，例如硅碳化物、硅鍺、鎵砷化合物等，具體取決于應用。

尺寸：晶圓的直徑隨時間逐漸增大，從最初的幾厘米到現(xiàn)在的300mm或更大。增大晶圓尺寸可以提高生產(chǎn)效率，但也會增加制造的挑戰(zhàn)。

制造：晶圓是從硅晶體中切下來的。這個硅晶體（稱為錠）是在特殊的設備中通過拉晶等過程生長出來的。然后，這些錠被切成薄片，這些薄片就是我們稱之為的晶圓。

處理：一旦晶圓被切割并經(jīng)過必要的初步處理，如拋光，它們就會進入半導體制造設備進行多個制程步驟，包括沉積、蝕刻、離子植入和光刻。

集成電路：每個晶圓上都會生產(chǎn)成千上萬個芯片，具體數(shù)量取決于芯片的大小和晶圓的直徑。完成所有的制程步驟后，晶圓會被切割成單獨的芯片，然后進行封裝和測試。

缺陷：由于制造過程的復雜性，晶圓上的某些區(qū)域可能會有缺陷。這些缺陷的芯片在后續(xù)的測試中會被標記出來并被丟棄。

總的來說，晶圓是半導體制造過程中最基礎的部分，它為芯片的生產(chǎn)提供了物理平臺。在這塊硅片上進行數(shù)百次的處理步驟后，會產(chǎn)生高度復雜的集成電路。

Die：Wafer上的單個晶片晶圓體，俗稱裸片。在半導體行業(yè)中，Die（通常稱為“芯片”）是晶圓上切割下來的單獨的片段，其中包含一個完整的功能電路或系統(tǒng)。

定義：Die是從晶圓上切割出來的單獨的方形或矩形片段。每個Die都包含一個集成電路，這個電路設計完成特定的功能，例如微處理器、內(nèi)存、傳感器等。晶圓上的多個Die：一個晶圓通常包含數(shù)百或數(shù)千個Die，具體數(shù)量取決于Die的大小和晶圓的直徑。

?良品率：由于制造過程的缺陷或其他問題，不是每個Die都是完好的。良品率（或稱為收獲率）是指從一個晶圓中獲取的良好Die的百分比。

尺寸和形狀：Die的尺寸和形狀取決于其功能和設計。例如，一個高性能的微處理器Die可能比一個簡單的傳感器Die要大得多。

成本：Die的成本取決于其復雜性、所使用的技術節(jié)點、晶圓成本、良品率等多種因素。

簡而言之，Die是集成電路制造過程的最終產(chǎn)物，它包含了所有的晶體管、電路和連接，使其能夠完成預定的功能。這些Dies在進一步的封裝和測試后會被集成到各種電子產(chǎn)品中。

Chip：在電子和半導體行業(yè)中，"Chip" 是一個非常常見的術語，指的是集成電路（Integrated Circuit, IC）的另一種叫法。Chip 是包含成千上萬、甚至是數(shù)十億晶體管的小型半導體設備，能夠執(zhí)行各種電子任務和功能，即封裝后的芯片。

Yield：即良率，就是完成所有工藝步驟后測試合格的芯片的數(shù)量與整片晶圓上的有效芯片的比值。芯片有一定幾率失效，芯片越大，失效的幾率也越大。

CP:英文全稱Circuit Probing、Chip Probing，也稱為晶圓測試，測試對象是針對整片wafer中的每一個Die，目的是確保整片wafer中的每一個Die都能基本滿足器件的特征或者設計規(guī)格書，通常包括電壓、電流、時序和功能的驗證?？梢杂脕頇z測fab廠制造的工藝水平。

FT：英文全稱Final Test，是芯片出廠前的最后一道攔截。測試對象是針對封裝好的chip，CP測試之后會進行封裝，封裝之后進行FT測試?？梢杂脕頇z測封裝廠的工藝水平。

Wafer out：指wafer在fab（晶圓廠）完成了生產(chǎn)，設計的集成電路已制造在硅基上，即將開始封裝測試的階段。

Wire Bonding：即打線(壓焊，也稱為綁定，鍵合，絲焊)是指使用金屬絲(金線、鋁線等)，利用熱壓或超聲能源，完成固態(tài)電路內(nèi)部接線的連接，即芯片與電路或引線框架之間的連接。

Flipchip：Flip chip又稱倒裝片，是在I/Opad上沉積錫鉛球，然后將芯片翻轉加熱利用熔融的錫鉛球與陶瓷基板相結合。

如果用流片（Tape Out）作為芯片驗證的節(jié)點，則可分為流片前驗證和流片后驗證。

流片前驗證：叫做 Pre-Silicon驗證，是指基于各種仿真平臺 （FPGA，PXP，HAPS，ZeBU 等）和 Bit File 驗證芯片的功能、性能、功耗是否滿足設計目標，為流片做準備。

流片后驗證：叫做 Post-Silicon 驗證，是指 Foundry 已經(jīng)完成工程樣片的制作，工程團隊拿到了工程樣片，并對工程樣片進行驗證，以確定樣片是否符合設計目標，為芯片量產(chǎn)做準備。

審核編輯：彭菁