隨著每一代接口(Interface)和存儲(chǔ)(memory)的頻率和速率的提高，信號(hào)采樣以及傳輸變得越來越困難，因?yàn)閿?shù)據(jù)眼(data eyes)越來越小。

為了幫助高速 I/O 握手，接口和存儲(chǔ)支持越來越多的Training Modes，系統(tǒng)設(shè)計(jì)人員必須將這些Training Modes作為系統(tǒng)bring up和正常操作的一部分，以使系統(tǒng)能夠按預(yù)期工作。

尤其是對(duì)于數(shù)據(jù)中心業(yè)務(wù)，這些training mode非常重要。

以下是 LPDDR5/DDR5 DIMM 等最新 DRAM 支持的最重要的training mode：

1.Vref Training

這是內(nèi)存子系統(tǒng)初始bring up的部分。Host通常會(huì)設(shè)置 DRAM 模式寄存器，該寄存器將用作command、chip select和 DQ 等信號(hào)的參考電壓。由于DRAM 可能無法在完成 Vref training之前對(duì) Host 命令進(jìn)行采樣，因此 Host 會(huì)分多個(gè)周期發(fā)送該命令，以確保 DRAM 能夠接收該命令。

2. Command Training

這通常是Host必須執(zhí)行的第一個(gè)功能Training，以確保 DRAM 設(shè)備能夠理解它發(fā)送的命令。它涉及Host驅(qū)動(dòng) DRAM 的command總線，然后DRAM對(duì) DQ 信號(hào)進(jìn)行采樣并反饋回去。Host可以檢查反饋并與它驅(qū)動(dòng)的內(nèi)容進(jìn)行比較。如果反饋與驅(qū)動(dòng)的內(nèi)容不匹配，Host可以調(diào)整輸入。

3. Clock to Strobe leveling

由于布線差異等其他因素，DRAM 使用的strobe信號(hào)通常不會(huì)與它接收的輸入時(shí)鐘對(duì)齊。Host必須通過Clock to Strobe leveling來調(diào)整此相位差。此training稱為 DDR5 的Write leveling。

4. Strobe to DQ Training

完成 Clock to Strobe training后，下一步是確保 Host 和 DRAM 能夠正確發(fā)送/采樣寫入和讀取數(shù)據(jù)。這一步的目的是讓 Host 知道strobe和data信號(hào)的時(shí)序關(guān)系，稱為Strobe to DQ training。它通常涉及寫入 DRAM 已知數(shù)據(jù)，然后從同一位置讀取并比較兩者以檢查它們是否匹配。然后，Host將其調(diào)整strobe和data的相位關(guān)系，并再次執(zhí)行相同的步驟，直到它能夠正確地向 DRAM 寫入/讀取數(shù)據(jù)。

5. Other Trainings

通常在DIMM中還支持其他幾項(xiàng)trainings，以幫助實(shí)現(xiàn)設(shè)備的特定調(diào)整。對(duì)于 DDR5 DIMM 等設(shè)備，trainings不僅涉及單個(gè)組件（RCD、DRAM、DB），還涉及信號(hào)如何從一個(gè)組件傳播到另一個(gè)組件。Host需要training單個(gè)組件以及整個(gè)模塊，例如一些 DDR5 LRDIMM模塊級(jí)trainings的示例（如 MRE、MRD、DWL、MWD 等）。

總之，trainings是接口和存儲(chǔ)系統(tǒng)啟動(dòng)和正常功能的重要組成部分。它也日益成為一個(gè)重要的設(shè)計(jì)和驗(yàn)證挑戰(zhàn)，需要作為 SOC 規(guī)劃的一部分加以考慮。

審核編輯：湯梓紅