信號完整性—系統(tǒng)化設計方法及案例分析

■ 無論高速板還是低速板或多或少都會涉及信號完整性問題。仿真或者guideline的確可以解決部分問題，但無法覆蓋全部風險點，對高危風險點失去控制經(jīng)常導致設計失敗，保證設計成功需要系統(tǒng)化的設計方法。

■ 許多工程師對信號完整性知識有所了解，但干活時卻無處著手。把信號完整性設計落到實處，也需要清晰的思路和一套可操作的方法。

■ 系統(tǒng)化設計方法是于爭博士多年工程設計中摸索總結出來的一套穩(wěn)健高效的方法，讓設計有章可循，快速提升工程師的設計能力。

Signal Integrity

LEARNING

課程知識要點學習

傳輸線、參考平面、返回電流

通過了解信號傳播和電流環(huán)路，我們優(yōu)化傳輸線以實現(xiàn)最小延遲，考慮等效介電常數(shù)和特性阻抗，同時考慮返回電流的空間分布及其通過參考平面上表層、內(nèi)層和相鄰導體的路徑，包括從BGA球位置觀察的情況。

線間串擾及其他耦合干擾

處理線間串擾來降低噪聲，考慮影響串擾的參數(shù)，如線間和線與孔的耦合，以及由層缺陷和線與平面、元器件和回流路徑之間的耦合引起的層間串擾，包括線與孔間串擾和向無關電源注入噪聲。

反射、端接、拓撲結構

通過管理反射、端接和各種拓撲結構，我們確保信號完整性，評估信號合規(guī)性，采用不同的端接方法，并了解特定設計場景中不同拓撲結構的特性。

差分對及模態(tài)轉換

通過匹配阻抗、分析差分和共模阻抗，并跟蹤完整的電流環(huán)路中的返回電流，來管理差分對和模態(tài)轉換，同時解決返回路徑中的不連續(xù)性，區(qū)分松緊耦合系統(tǒng)，平衡干擾和損耗。

Gbps 阻抗連續(xù)性問題

解決來自布線路徑、過孔和參考平面特征的Stub效應，優(yōu)化AC電容腔體，減輕由焊盤引入的阻抗不連續(xù)性，并考慮多個阻抗不連續(xù)點對信號質量的影響，包括差分過孔結構。

PDN系統(tǒng)設計及優(yōu)化

在電源傳輸網(wǎng)絡（PDN）設計和優(yōu)化中，我們分析數(shù)字IO端口的瞬態(tài)電流，建立PDN系統(tǒng)模型，并設計目標阻抗方法，考慮電容的頻域特性、安裝電感、并聯(lián)電容、影響諧振峰的因素以及配置電容網(wǎng)絡的方法，以解決PDN阻抗不滿足規(guī)范的問題，包括磁珠濾波器的特性和參數(shù)計算。

講師資歷介紹

#于博士#

著名實戰(zhàn)型信號完整性設計專家

擁有《信號完整性揭秘--于博士SI設計手記》 《Cadence SPB15.7 工程實例入門》等多本學術及工程技術專著。錄制的《Cadence SPB15.7 快速入門視頻教程（60集）》深受硬件工程師歡迎。

于博士有15年的高速電路設計經(jīng)驗，專注于系統(tǒng)化設計，曾處理過多種電路板類型，信號速率超過12Gbps，單電壓軌道電流最大達到70安培。曾為多家知名企業(yè)和科研院所提供咨詢及培訓服務，覆蓋通信電子、醫(yī)療器械、汽車電子等多個行業(yè)。

2024年5月24-25日

本課程深入探討了信號完整性（SI）和電源完整性（PI）的關鍵知識，以案例為線索，系統(tǒng)介紹了設計方法和執(zhí)行步驟。讓設計有章可循！理清設計思路，掌握一套可操作的設計方法，把信號完整性設計真正落到實處。

此課程每年只開設一次，機會難得，欲學者不可錯過！