chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫(xiě)文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Efinity RISC-V IDE入門(mén)使用-4

XL FPGA技術(shù)交流 ? 2024-11-01 11:06 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群


一、Efinity工程

io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘,需要連接正確。

UART

由于鈦金系列是有片上晶振的,所以有些客戶可能會(huì)選擇片上晶振作為SOC的系統(tǒng)時(shí)鐘或者選擇片上晶振作為PLL的參考時(shí)鐘,再由該P(yáng)LL的輸出時(shí)鐘作為SOC的系統(tǒng)時(shí)鐘,但是由于片上晶振頻率偏差比較大,所以UART的波特率是不準(zhǔn)確的,這也是為什么UART出問(wèn)題的原因。

FLASH

flash管腳interface設(shè)置。

flash出問(wèn)題也是一個(gè)很常見(jiàn)的問(wèn)題,

之前遇到有客戶反饋riscv 燒寫(xiě)到flash啟動(dòng)不了,原因是riscv必須要控制flash,因?yàn)閎ootloader會(huì)讀取flash中的數(shù)據(jù)用于加載APP;

(2)flash的IO輸入輸出都要添加IO寄存器,之前遇到有客戶不能讀寫(xiě)flash的情況。

Instance Name

Ext_flash_clk

Ext_flash_cs

Mode

output

output

I/O Standard

1.8V LVCMOS

1.8V LVCMOS

Connection Type

--

--

Register Option

register

register

Double Data

I/O Option

none

none

Enable Serialization

No

No

Clock Pin Name

soc_clk

soc_clk

Pull Option

-

-

Drive Strenght

4

4


Instance Name

Ext_falsh_dx

Base

Output

Mode

inout

Constant Output

none

I/O Standard

1.8V lvcmos

Register Option

register

Input

Double Dat

none

Connection Type

normal

Enable Serialization

No

Register Option

register

Drive Strength

4

Clock

Clk

Enable Slew Rate

No

Double data

None

Static Delay Setting

0

Pull Option

None

Output Enable

Enable Schmitt

No

Register Option

Register

Enable bus hold

No

Oputput Clock

Static Delay setting

0

Pin Name

Clk



Inverted

No




二、RISCV 工程

自從新版本的Efinity RISC-V IDE發(fā)布之后,這直沒(méi)有時(shí)間操作一下,它為RISC-V ' C '和' c++ '軟件開(kāi)發(fā)提供了一個(gè)完整、無(wú)縫的環(huán)境;今天終于安裝了,但安裝自不必多說(shuō),一路點(diǎn)擊下去就可以了。來(lái)體驗(yàn)一把。

2.1 打開(kāi)IDE自帶工程。
(1)首先打開(kāi)軟件。

step1:選擇工程的工作空間。如果工作空間長(zhǎng)時(shí)間不變可以勾選Use this as the default and do not ask agin。

與老版本的區(qū)別是,新版本可以將該選擇到任何地方。

step2:生成sapphire的example。


step2: Import工程。選擇Import Projectes... 或者在Project Explorer中右擊,然后選擇Import... 或者File -> Import.

step3:在打開(kāi)的Import對(duì)話框中選擇Efinix Projects-> Efinix Makefile Project可以導(dǎo)入。


step4:選擇bsp位置,這里我選擇

D:\FPGA_Prj\09_T120F324\01_RISCV_DEMO\T120F324_devkit\embedded_sw\efx_soc\bsp

如果是FreeRTOS的話,兩個(gè)都要輸入。

setp5:選擇下一步,然后勾選相應(yīng)工程前面的方框,點(diǎn)擊finish即可以導(dǎo)入相應(yīng)的demo工程。

step6:右鍵選擇build Project.

step7:run或者debug。

從2022版本之后,只要把路徑轉(zhuǎn)換到soc之后,不需要再設(shè)置debug路徑

這里以gpioDemo為例。

進(jìn)入debug調(diào)試界面。

查看串口打印信息,在Window->Show View ->Terminal-> open the termianl。選擇Serial Terminal設(shè)置相關(guān)的串口信息。


其實(shí)在Debug時(shí)經(jīng)常會(huì)報(bào)出以下問(wèn)題:

Error:nodevicefound

Error:unabletoopenftdidevicewithvid0403,pid6014,description'ELITES-232DL',serial'*'atbuslocation'*'

這個(gè)錯(cuò)誤其實(shí)并不陌生,文檔也有一個(gè)相關(guān)的記錄.

目前易靈思的下載器使用的是FTDI的 FT232,FT2232和FT4232方案。下圖是FT2232和FT4232芯片的原理圖,F(xiàn)T2232有channel 0,1兩個(gè)通道,在下圖已經(jīng)標(biāo)出。FT4234有channel 0,1,2,3共4個(gè)通道;而ELITES-232DL使用的是FT232,它只有channel 0.所以在使用不同的下載噐方案時(shí),尤其是在對(duì)RISCV進(jìn)行debug時(shí)就是使用不同的配置參數(shù);否則就會(huì)報(bào)上面的錯(cuò)誤。


那么怎么區(qū)別下載器使用的是什么芯片方案及對(duì)應(yīng)的JTAG channel號(hào)呢?這個(gè)在打開(kāi)programmer之后,就可以看到相應(yīng)的ID.位置如下圖所示。而channel號(hào)是由易靈思的驅(qū)動(dòng)來(lái)指定的,下表中列出JTAG使用的channel號(hào)。

FTDI器件
ID
JTAG channel
FT232
0403:6014
0
FT2232
0403:6010
1
FT4232
0403:6011
1

在上面的圖中我們還把USB Target用紅色框框了出來(lái),因?yàn)椴煌南螺d器名字是不一樣的,也是要修改的。


知道了上面的信息之后,我們就可以很清楚的知道我們的下載器使用的器件情況。

到現(xiàn)在我們可以對(duì)上面的報(bào)錯(cuò)進(jìn)行修改了,出現(xiàn)上面的報(bào)錯(cuò)時(shí)應(yīng)該怎么樣修改呢?這里還要分兩種情況,一種是hard jtag,另一種是soft的JTAG。區(qū)別在于修改的文件不同。


對(duì)于hard jtag,我們需要把embedded_sw\soc_xx\bsp\efinix\EfxSapphireSoc\openocd\ftdi.cfg(或者ftdi_ti.cfg,其中ftdi.cfg用于trion系列,而ftdi_ti.cfg 用于鈦金系列)修改成下載器讀出來(lái)的名字,這里包括ftdi_device_desc,ftdi_vid_pidftdi_channel三個(gè)參數(shù),只需要按照上面的說(shuō)明配置即可。


比如以YLS_DL下載器為例,

它使用的是FT2232的方案。修改結(jié)果如圖。

對(duì)于soft jtag,老版本的EFinity修改的是c232hm_ddhsl_0.cfg文件,而在2023.1版本的RISCV中已經(jīng)沒(méi)有c232hm_ddhsl_0.cfg文件了。代之的是一個(gè)external.cfg文件。里面的內(nèi)部與上面的是一樣的。


另外也遇到過(guò)修改了上面的問(wèn)題還是存在問(wèn)題的,經(jīng)過(guò)確認(rèn)客戶安裝的驅(qū)動(dòng)是libusb-win32,可以用zadig的libusbk試試。



2.2、新建工程

File -> New -> Project...

可以選擇Standalone也可以選擇FreeRTOS


三、接口操作


APB3接口

請(qǐng)?jiān)诠娞?hào)中搜索"APB3接口應(yīng)用"

GPIO

請(qǐng)?jiān)诠珡奶?hào)中搜索"SOC GPIO操作”


四、邏輯文件與RISCV工程文件合并燒寫(xiě)

在programmer中點(diǎn)擊Combine Multiple Image Files。打開(kāi)Combine Multiple Image Files對(duì)話框,

選擇Generic Image Combination.并選擇右側(cè)的“*”添加文件,邏輯文件是生成的hex文件,RISCV工程生成的是bin文件。

輸入output file 文件名。指定地址,邏輯文件地址為0,


軟核的起始地址是大工程中指定的起始文件,最后點(diǎn)擊Aplly。

把合成的文件燒寫(xiě)到flash。


最后:

我們會(huì)為各種應(yīng)用提供相應(yīng)的demo,歡迎關(guān)注我們的硬件平臺(tái)





原文標(biāo)題:Efinity RISC-V IDE入門(mén)使用-4

文章出處:【微信公眾號(hào):易靈思FPGA技術(shù)交流】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

聲明:本文內(nèi)容及配圖由入駐作者撰寫(xiě)或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問(wèn)題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1655

    文章

    22277

    瀏覽量

    629932
收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    Vol.4 | 進(jìn)迭時(shí)空孫彥邦:RISC-V的答案,不是篩選“幸存者”,而是集結(jié)“共建者”

    本質(zhì)展開(kāi)對(duì)話。節(jié)目定位「RISC-V圓桌白話錄」是一檔聚焦RISC-V芯片世界的入門(mén)指南與行業(yè)洞察的播客節(jié)目。我們用“人話”解讀技術(shù)原理,分享真實(shí)創(chuàng)業(yè)故事,提供前沿
    的頭像 發(fā)表于 11-18 18:07 ?1601次閱讀
    Vol.<b class='flag-5'>4</b> | 進(jìn)迭時(shí)空孫彥邦:<b class='flag-5'>RISC-V</b>的答案,不是篩選“幸存者”,而是集結(jié)“共建者”

    為什么RISC-V是嵌入式應(yīng)用的最佳選擇

    最近RISC-V基金會(huì)在社交媒體上發(fā)文,文章說(shuō)物聯(lián)網(wǎng)和嵌入式系統(tǒng)正在迅速發(fā)展,需要更高的計(jì)算性能、更低的功耗和人工智能。RISC-V是為未來(lái)而建的,包括超高效的MCU到高性能應(yīng)用處理器,RISC-V使開(kāi)發(fā)人員能夠設(shè)計(jì)以下解決方案
    的頭像 發(fā)表于 11-07 10:09 ?1264次閱讀

    進(jìn)迭播客 | Vol.2 對(duì)話陳志堅(jiān):離開(kāi)大廠RISC-V芯片創(chuàng)業(yè)4年,見(jiàn)500投資人,被拒 90%,我為何從沒(méi)想過(guò)放棄?

    進(jìn)迭播客「RISC-V圓桌白話錄」「RISC-V圓桌白話錄」第二期播客來(lái)啦!本期節(jié)目延續(xù)上期RISC-V芯片的行業(yè)趨勢(shì)——我們與進(jìn)迭時(shí)空創(chuàng)始人、CEO陳志堅(jiān)一起,聊聊他4年的
    的頭像 發(fā)表于 10-27 18:34 ?374次閱讀
    進(jìn)迭播客 | Vol.2 對(duì)話陳志堅(jiān):離開(kāi)大廠<b class='flag-5'>RISC-V</b>芯片創(chuàng)業(yè)<b class='flag-5'>4</b>年,見(jiàn)500投資人,被拒 90%,我為何從沒(méi)想過(guò)放棄?

    RISC-V 手冊(cè)

    以下是關(guān)于RISC-V的詳細(xì)介紹,結(jié)合其核心技術(shù)特點(diǎn)與當(dāng)前發(fā)展現(xiàn)狀:核心概念RISC-V(第五代精簡(jiǎn)指令集)是一種基于精簡(jiǎn)指令集(RISC)的開(kāi)源指令集架構(gòu)(ISA),由加州大學(xué)伯克利分校于2010
    發(fā)表于 07-28 16:27 ?9次下載

    2025新思科技RISC-V科技日活動(dòng)圓滿結(jié)束

    新思科技深度參與2025 RISC-V中國(guó)峰會(huì)并于2025年7月16日舉辦同期活動(dòng)“新思科技RISC-V科技日”技術(shù)論壇,聚焦“從芯片到系統(tǒng)重構(gòu)RISC-V創(chuàng)新”主題,議題覆蓋當(dāng)前最前沿的技術(shù)領(lǐng)域
    的頭像 發(fā)表于 07-25 17:31 ?1053次閱讀

    Efinity RISC-V IDE入門(mén)使用-5

    一、Efinity工程 io_memoryClk是與存儲(chǔ)器接口共用的時(shí)鐘,需要連接正確。 UART 由于鈦金系列是有片上晶振的,所以有些客戶可能會(huì)選擇片上晶振作為SOC的系統(tǒng)時(shí)鐘或者選擇片上晶振作
    的頭像 發(fā)表于 07-23 12:42 ?4193次閱讀
    <b class='flag-5'>Efinity</b> <b class='flag-5'>RISC-V</b> <b class='flag-5'>IDE</b><b class='flag-5'>入門(mén)</b>使用-5

    FPGA與RISC-V淺談

    全球半導(dǎo)體產(chǎn)業(yè)競(jìng)爭(zhēng)格局正在經(jīng)歷深刻變革,物聯(lián)網(wǎng)、邊緣計(jì)算等新興技術(shù)的蓬勃發(fā)展,讓RISC-V憑借其開(kāi)源、精簡(jiǎn)以及模塊化的靈活優(yōu)勢(shì),日益成為業(yè)界焦點(diǎn),也為全球半導(dǎo)體產(chǎn)業(yè)注入新的活力與挑戰(zhàn)
    發(fā)表于 04-11 13:53 ?536次閱讀
    FPGA與<b class='flag-5'>RISC-V</b>淺談

    芯來(lái)科技亮相RISC-V Day Tokyo 2025

    RISC-V Day Tokyo 2025春季會(huì)議于日前在東京大學(xué)ITO國(guó)際研究中心順利舉行。The RISC-V Day Tokyo作為日本最大的RISC-V活動(dòng),匯集了眾多優(yōu)秀的RISC-
    的頭像 發(fā)表于 03-03 14:07 ?1008次閱讀

    關(guān)于RISC-V芯片的應(yīng)用學(xué)習(xí)總結(jié)

    RISC-V芯片作為一種基于精簡(jiǎn)指令集計(jì)算(RISC)原則的開(kāi)源指令集架構(gòu)(ISA)芯片,近年來(lái)在多個(gè)領(lǐng)域展現(xiàn)出了廣泛的應(yīng)用潛力和顯著優(yōu)勢(shì)。以下是對(duì)RISC-V芯片應(yīng)用的總結(jié)。 RISC-V
    發(fā)表于 01-29 08:38

    RISC-V MCU技術(shù)

    嘿,咱來(lái)聊聊RISC-V MCU技術(shù)哈。 這RISC-V MCU技術(shù)呢,簡(jiǎn)單來(lái)說(shuō)就是基于一個(gè)叫RISC-V的指令集架構(gòu)做出的微控制器技術(shù)。RISC-V這個(gè)啊,2010年的時(shí)候,是加州大
    發(fā)表于 01-19 11:50

    基于VSCode軟件框架的RISC-V IDE MRS2正式上線發(fā)布

    兼容之前版本,并在效率和功能等方面進(jìn)行提升,著力將MRS打造為更加輕量化、智能化、高效化的RISC-V IDE。同時(shí),提供Windows/Linux/macOS 以及國(guó)產(chǎn)操作系統(tǒng)版本,用戶可前往MRS官網(wǎng)進(jìn)行下載。
    的頭像 發(fā)表于 01-02 14:11 ?2207次閱讀
    基于VSCode軟件框架的<b class='flag-5'>RISC-V</b> <b class='flag-5'>IDE</b> MRS2正式上線發(fā)布

    RISC-V芯片問(wèn)題

    RISC-V高端芯片有哪些,目前生態(tài)怎樣?
    發(fā)表于 12-27 16:41

    RISC-V架構(gòu)及MRS開(kāi)發(fā)環(huán)境回顧

    RISC-V被稱為開(kāi)放指令集的主要原因。(4RISC-V目前的應(yīng)用 沁恒微電子于2020年2月24日發(fā)布了首款基于 RISC-V架構(gòu),自主設(shè)計(jì)的
    發(fā)表于 12-16 23:08

    RISC-V 與 ARM 架構(gòu)的區(qū)別 RISC-V與機(jī)器學(xué)習(xí)的關(guān)系

    在現(xiàn)代計(jì)算機(jī)架構(gòu)中,RISC-V和ARM是兩種流行的處理器架構(gòu)。它們各自具有獨(dú)特的特點(diǎn)和優(yōu)勢(shì),適用于不同的應(yīng)用場(chǎng)景。 1. RISC-V架構(gòu) RISC-V(讀作“risk-five”)是一種開(kāi)源
    的頭像 發(fā)表于 12-11 17:50 ?4299次閱讀

    如何使用 RISC-V 進(jìn)行嵌入式開(kāi)發(fā)

    RISC-V指令集等因素。 安裝IDE :可以選擇基于Eclipse的Nuclei Studio IDE,它支持RISC-V架構(gòu)的嵌入式開(kāi)發(fā)
    的頭像 發(fā)表于 12-11 17:32 ?2722次閱讀