芯片是人工智能（AI）應(yīng)用的支柱，為從自動(dòng)駕駛汽車到虛擬助手等各類應(yīng)用提供著核心動(dòng)力。AI芯片專門設(shè)計(jì)用于處理海量數(shù)據(jù)，并能實(shí)時(shí)做出決策，因此它們對(duì)于確保最終應(yīng)用的成功發(fā)揮著至關(guān)重要的作用。隨著AI引發(fā)的變革，各行業(yè)對(duì)更強(qiáng)大、更高效的AI芯片的需求持續(xù)攀升。AI算法的日益復(fù)雜，市場(chǎng)對(duì)AI運(yùn)行速度需求不斷提升，測(cè)試AI芯片已成為半導(dǎo)體公司面臨的一大挑戰(zhàn)。如果沒(méi)有經(jīng)過(guò)適當(dāng)?shù)臏y(cè)試，這些芯片可能無(wú)法按預(yù)期工作，從而導(dǎo)致錯(cuò)誤，甚至可能產(chǎn)生危險(xiǎn)的后果。特別對(duì)于需要實(shí)時(shí)決策的應(yīng)用來(lái)說(shuō)，這一點(diǎn)尤其重要，任何錯(cuò)誤或故障都不能忽視。

本文將探討測(cè)試AI芯片所面臨的挑戰(zhàn)，以及混合信號(hào)測(cè)試儀在實(shí)現(xiàn)AI芯片驗(yàn)證所需的持續(xù)發(fā)展的功能。

復(fù)雜的AI芯片設(shè)計(jì)帶來(lái)特定測(cè)試需求

測(cè)試AI芯片的主要挑戰(zhàn)之一是它們所支持的算法的復(fù)雜性?，F(xiàn)代AI芯片通常集成了多種處理要素，如CPU、GPU和專用的AI核心，并依賴于數(shù)字和模擬信號(hào)的組合。這種組合需要針對(duì)每個(gè)功能塊進(jìn)行測(cè)試，同時(shí)確保無(wú)縫的互操作性。新一代混合信號(hào)測(cè)試儀通過(guò)融入這些高級(jí)功能，能有效地克服AI芯片設(shè)計(jì)日益復(fù)雜所帶來(lái)的挑戰(zhàn)。

高精度模擬和數(shù)字資源

為了適應(yīng)AI芯片不斷增加的復(fù)雜性及引腳數(shù)量，混合信號(hào)測(cè)試儀應(yīng)在測(cè)試數(shù)字和模擬電路時(shí)具備高精度。這意味著測(cè)試儀應(yīng)配備多種功能和性能，包括高速數(shù)字和模擬測(cè)試、低噪聲信號(hào)生成和分析、高速數(shù)字生成及高級(jí)數(shù)據(jù)處理能力。

大帶寬需求催生高速數(shù)字通道與深存儲(chǔ)

為了跟上AI芯片架構(gòu)的快速發(fā)展，混合信號(hào)測(cè)試儀需要擁有更復(fù)雜的功能。伴隨芯片設(shè)計(jì)人員利用 3D 堆疊等技術(shù)來(lái)擴(kuò)大帶寬，并促進(jìn)在創(chuàng)紀(jì)錄的時(shí)間內(nèi)傳輸大量數(shù)據(jù)集，新一代測(cè)試儀必須做出相應(yīng)的調(diào)整。這就需要大量的高速數(shù)字通道，能夠處理從 400MHz 到數(shù)十 GHz 的頻率。此外，大存儲(chǔ)深度對(duì)于容納這些復(fù)雜芯片所需的海量測(cè)試數(shù)據(jù)至關(guān)重要。

復(fù)雜的芯片架構(gòu)要求測(cè)試設(shè)備具備分布式智能

AI芯片復(fù)雜的多芯/多核架構(gòu)帶來(lái)了另一個(gè)挑戰(zhàn)。例如，神經(jīng)處理單元 (NPU) 通常包含多個(gè)核心。為了有效地測(cè)試這些芯片，混合信號(hào)測(cè)試儀需要更高的智能水平。多核架構(gòu)的分布式智能，使測(cè)試儀能夠以異步方式執(zhí)行多個(gè)計(jì)算。想象一下，測(cè)試儀的各個(gè)儀器和組件充當(dāng)獨(dú)立的智能模塊，能夠自主啟動(dòng)測(cè)試模式。這種分布式處理能力能顯著提高測(cè)試效率并簡(jiǎn)化復(fù)雜AI芯片的驗(yàn)證流程，使測(cè)試人員能夠模擬復(fù)雜的現(xiàn)實(shí)操作條件。

智能混合信號(hào)測(cè)試儀助力提升效率與速度

測(cè)試AI芯片的另一個(gè)挑戰(zhàn)是對(duì)速度和效率的需求。隨著AI應(yīng)用的日益普及，對(duì)更快處理速度和更低功耗的需求也在增加。

這也給半導(dǎo)體公司帶來(lái)了壓力，要求他們開發(fā)出既能滿足這些需求又能經(jīng)過(guò)充分測(cè)試的芯片。傳統(tǒng)的測(cè)試設(shè)備和方法可能耗時(shí)且很難跟上開發(fā)速度，從而延遲產(chǎn)品上市。為了提高效率，混合信號(hào)測(cè)試儀應(yīng)具備高多站點(diǎn)能力，并能融入最大化測(cè)試執(zhí)行速度的特定功能：

? 分布式智能是改變游戲規(guī)則的技術(shù)：測(cè)試儀及其儀器內(nèi)嵌入的多個(gè)CPU可以同時(shí)工作，允許測(cè)試儀并發(fā)運(yùn)行多個(gè)測(cè)試過(guò)程，加快測(cè)試速度。
? 多時(shí)域能力是最大化測(cè)試速度的關(guān)鍵。此功能使測(cè)試儀能夠同時(shí)運(yùn)行具有不同時(shí)域的數(shù)字信號(hào)。這意味著可以并發(fā)測(cè)試被測(cè)芯片內(nèi)的各個(gè)模塊，大幅縮短整體測(cè)試時(shí)間。
? 模擬和數(shù)字儀器上嵌入的數(shù)字信號(hào)處理（DSP）單元有助于優(yōu)化測(cè)試時(shí)間。這些板載DSP單元直接在儀器上執(zhí)行數(shù)據(jù)解碼和計(jì)算，消除了將數(shù)據(jù)來(lái)回傳輸?shù)街醒胩幚韱卧娜哂噙^(guò)程。
? 協(xié)議感知儀器架構(gòu)非常重要。通過(guò)理解被測(cè)設(shè)備（DUT）使用的通信協(xié)議，測(cè)試儀可以簡(jiǎn)化模式復(fù)雜性并優(yōu)化通信效率，從而進(jìn)一步加快測(cè)試速度。

監(jiān)控芯片功耗，確保管理效率

AI芯片的一個(gè)特點(diǎn)是注重功耗。這使得功耗管理成為新一代AI芯片混合信號(hào)測(cè)試儀必須具備的關(guān)鍵特性之一。

多域功耗管理，有利于測(cè)試復(fù)雜芯片

AI芯片通常采用高密度布局，集成了具有各自特定功耗需求的多種處理元素。這轉(zhuǎn)化為多個(gè)功耗域，每個(gè)域都需要進(jìn)行細(xì)致的驗(yàn)證。測(cè)試儀需要能夠精確控制和監(jiān)控這些域中的電源交付，不僅是在系統(tǒng)級(jí)別，而且是在芯片的各個(gè)部分。這種精細(xì)的功耗管理確保芯片在真實(shí)條件下運(yùn)行，從而能夠準(zhǔn)確驗(yàn)證功耗并檢測(cè)出可能未被發(fā)現(xiàn)的相關(guān)缺陷。

應(yīng)對(duì)AI芯片高功耗挑戰(zhàn)

AI芯片所需的大量處理能力使其本身功耗較高。這種高功耗轉(zhuǎn)化為數(shù)據(jù)中心的顯著能源成本和散熱挑戰(zhàn)，令I(lǐng)T管理人員頭疼不已。為了解決這一問(wèn)題，混合信號(hào)測(cè)試儀必須配備一套強(qiáng)大的電源，能夠準(zhǔn)確地在各種工作點(diǎn)對(duì)被測(cè)AI芯片進(jìn)行激勵(lì)。這能夠?qū)崿F(xiàn)芯片功耗行為的全面剖析和驗(yàn)證，確保其符合設(shè)計(jì)規(guī)范，并有利于實(shí)現(xiàn)更高效的系統(tǒng)。通過(guò)模擬現(xiàn)實(shí)環(huán)境的功耗條件，測(cè)試儀可以幫助緩解與AI部署相關(guān)的數(shù)據(jù)中心功耗問(wèn)題。

應(yīng)對(duì)高電流、精密模擬通道的功耗波動(dòng)需求

AI芯片的動(dòng)態(tài)特性需要新一代測(cè)試儀具有一定數(shù)量的高電流模擬通道。與具有穩(wěn)定功耗需求的傳統(tǒng)芯片不同，AI芯片隨著工作負(fù)載的變化而呈現(xiàn)出波動(dòng)的功耗。測(cè)試儀的模擬通道需要能夠提供這些高電流，同時(shí)保持精確控制?？焖賰x器對(duì)于有效調(diào)制所提供的電流以響應(yīng)芯片的實(shí)時(shí)要求同樣重要。這確保了芯片在任何給定時(shí)刻都能接收到所需的準(zhǔn)確電量，模擬真實(shí)的操作條件并實(shí)現(xiàn)全面的測(cè)試。

AI驅(qū)動(dòng)的測(cè)試開發(fā)將簡(jiǎn)化時(shí)間和資源

測(cè)試AI芯片最有前景的解決方案之一是利用AI自身優(yōu)勢(shì)。運(yùn)用AI進(jìn)行測(cè)試程序生成和缺陷分析可以顯著提高效率和有效性。想象一下，一個(gè)AI可以從過(guò)去的測(cè)試數(shù)據(jù)中學(xué)習(xí)，以建議最佳的測(cè)試序列和參數(shù)，并準(zhǔn)確找出故障的根本原因：這將徹底改變測(cè)試開發(fā)的流程，節(jié)省時(shí)間。

對(duì)于需要大量測(cè)試應(yīng)用的公司來(lái)說(shuō)意義非凡，因?yàn)樗梢怨?jié)省時(shí)間和資源。通過(guò)自動(dòng)化測(cè)試開發(fā)操作，測(cè)試工程師可以專注于其他重要任務(wù)，如分析數(shù)據(jù)和提高性能。

AI還可以助力提高測(cè)試的速度和效率，因?yàn)樗梢钥焖俜治龃罅繑?shù)據(jù)并識(shí)別潛在問(wèn)題。這可以幫助企業(yè)跟上開發(fā)速度，并更快地將產(chǎn)品推向市場(chǎng)。

2024年AI行業(yè)在創(chuàng)新與挑戰(zhàn)中加速前行！從AI模型界的“神仙打架”到AI芯片巨頭持續(xù)火爆，從企業(yè)級(jí)應(yīng)用的全面煥新到學(xué)術(shù)與產(chǎn)業(yè)的深度碰撞，AI應(yīng)用已經(jīng)遍地開花，每一次突破都在改寫行業(yè)格局。SPEA積極擁抱AI浪潮下的挑戰(zhàn)與機(jī)遇，以更智能、更完善的測(cè)試設(shè)備助力AI技術(shù)的快速發(fā)展和應(yīng)用落地。

SPEA新一代混合信號(hào)測(cè)試儀 （DOT800）具有以下功能：

? 高速數(shù)字和模擬測(cè)試能力

? 大內(nèi)存深度

? 基于多核架構(gòu)的分布式智能

? 多時(shí)域操作

? 模擬和數(shù)字儀器上的DSP單元

? 協(xié)議感知儀器

? 一套強(qiáng)大的電源

這些創(chuàng)新升級(jí)使混合信號(hào)測(cè)試儀能夠模擬真實(shí)世界的操作條件，執(zhí)行全面的電源完整性測(cè)試，并簡(jiǎn)化測(cè)試過(guò)程。

將AI集成到測(cè)試過(guò)程中具有巨大潛力。AI驅(qū)動(dòng)的測(cè)試程序和缺陷分析可以顯著提高效率和有效性，使測(cè)試工程師能夠?qū)Ｗ⒂诟邔哟蔚娜蝿?wù)。運(yùn)用這些新功能，半導(dǎo)體公司可以確保對(duì)AI芯片進(jìn)行穩(wěn)健的驗(yàn)證，有望為下一代開創(chuàng)性的AI應(yīng)用鋪平道路。