如果用戶(hù)開(kāi)發(fā)板是基于A(yíng)gilex 3、Agilex 5等高階器件，則需要安裝高版本的Quartus軟件比如Quartus Prime Pro 25.1版本，這個(gè)版本在安裝包和license獲取（免費(fèi)）等方面跟以往的Quartus軟件略有不同，本文將一步步演示該版本的軟件安裝、工程創(chuàng)建和仿真驗(yàn)證。

一 安裝Quartus 軟件

進(jìn)入Altera官網(wǎng)選擇Quartus Prime Pro 25.1版本：

然后點(diǎn)擊Individual Files，選擇Quartus Prime Pro Edition Part 1&Part2、 Ashling RiscFree IDE Altera（如果創(chuàng)建Nios V 工程則需要該文件包） 、 QuestaSetup-25.1.0.129-windows.exe、Agilex 3 器件支持包（如果是Agilex5的板子則下載Agilex 5 器件支持包）、Agilex common 文件共6個(gè)文件并下載：

所有文件都下載完以后，雙擊QuartusProSetup-25.1.0.129-windows.exe文件進(jìn)行安裝。安裝的過(guò)程中會(huì)默認(rèn)選擇一起安裝Ashling RiscFree IDE和Agilex3器件包以及Questa等，建議安裝的過(guò)程中所有默認(rèn)設(shè)置都保留（除了安裝路徑自己選擇外）。USB Blaster III驅(qū)動(dòng)程序?qū)⒃谲浖惭b結(jié)束時(shí)安裝如下圖所示：

重要提示：Altera Agilex 5、Agilex 3的開(kāi)發(fā)人員能夠免費(fèi)訪(fǎng)問(wèn)Intel Quartus Pro Edition軟件-無(wú)需額外購(gòu)買(mǎi)許可證，從而充分利用Quartus Pro的設(shè)計(jì)和編譯功能。有關(guān)如何獲得免費(fèi)許可證的詳細(xì)信息，請(qǐng)參閱英特爾的官方指南：Acquiring Free No-Cost Licenses for Intel Agilex 5 Devices或者直接參考以下步驟：雙擊電腦桌面Quartus Prime Pro 25.1 的圖標(biāo)打開(kāi)Quartus， 點(diǎn)擊菜單Tools——License Setup, 然后點(diǎn)擊 Get no-cost licenses， 將如下復(fù)選框全部選上：

這時(shí)會(huì)提示仿真器Questa的license文件位置，并提醒用戶(hù)去設(shè)置環(huán)境變量：

打開(kāi)電腦的環(huán)境變量設(shè)置窗口，如點(diǎn)擊 系統(tǒng)信息——高級(jí)系統(tǒng)設(shè)置——環(huán)境變量——新建，變量名填入LM_LICENSE_FILE， 變量值填入Questa license文件quartus2_lic.dat的路徑：

返回到Quartus軟件界面，最后點(diǎn)擊OK關(guān)閉掉該License Setup窗口。

二 創(chuàng)建工程

本文將演示一個(gè)簡(jiǎn)單全加器的工程設(shè)計(jì)。

1. 雙擊桌面的Quartus圖標(biāo)打開(kāi)Quartus工具。

2. 點(diǎn)擊File——New Project Wizard...——Next，然后指定工程路徑，編輯工程名稱(chēng)。

3. 點(diǎn)擊Next，器件選擇A3CZ135BB18AE7S（這個(gè)器件正好是DE23-Lite開(kāi)發(fā)板上對(duì)應(yīng)的FPGA device）：

4. 繼續(xù)點(diǎn)擊Next，然后點(diǎn)擊Finish關(guān)閉窗口。

5. 點(diǎn)擊File——New，選擇Verilog HDL File，點(diǎn)擊OK來(lái)創(chuàng)建top文件。將如下代碼拷貝到新建的文件，并保存為full_adder.v：

module full_adder(
inputa,
inputb,
inputcin,
 outputsum,
 output cout
);


assignsum= a ^ b ^ cin;       //將a、b、cin進(jìn)行與或運(yùn)算，賦值給sum


assign cout= (a & b) | ((a^b) & cin); //將a、b、cin進(jìn)行組合邏輯運(yùn)算，賦值給cout


endmodule

6. 點(diǎn)擊File——New，選擇Verilog HDL File，點(diǎn)擊OK來(lái)創(chuàng)建tb文件。將如下代碼拷貝到新建的文件，并保存為full_adder_tb.v：

`timescale1ns /1ns        //設(shè)定時(shí)間單位和時(shí)間精度，時(shí)延單位為1ns，時(shí)延精度為1ns
module full_adder_tb;       //待測(cè)試的加法器模塊
 reg a,b,cin;          //數(shù)據(jù)輸入
 wire sum,cout;         //輸出信號(hào)
 parameter DELAY=50;       //設(shè)置延遲參數(shù)為50


full_adderu_full_adder(     //例化被測(cè)試模塊
  a,
  b,
cin,
  sum,
cout
 );


 initial        //使用initial過(guò)程快定義激勵(lì)信號(hào)波形
  begin        //使用begin-end控制語(yǔ)句
   a =1'b0; b = 1'b0; cin =1'b0;    //初始化輸入，被加數(shù)a被賦值為0,加數(shù)b被賦值為0,進(jìn)位輸入c被賦值為0，此時(shí)加和sum和進(jìn)位輸出cout都應(yīng)該為0
  #DELAYa = 1'b1; b =1'b0; cin = 1'b0;//在50ns時(shí)，被加數(shù)a被賦值為1，加數(shù)b被賦值為0,進(jìn)位輸入c被賦值為0，此時(shí)加和sum應(yīng)該為1，進(jìn)位輸出cout應(yīng)該為0
  #DELAY a = 1'b0; b = 1'b1; cin = 1'b1; //在100ns時(shí)，被加數(shù)a被賦值為0，加數(shù)b被賦值為1,進(jìn)位輸入c被賦值為1，此時(shí)加和sum應(yīng)該為0，進(jìn)位輸出cout應(yīng)該為1
  #DELAY a = 1'b1; b = 1'b1; cin = 1'b0; //在150ns時(shí)，被加數(shù)a被賦值為1，加數(shù)b被賦值為1,進(jìn)位輸入c被賦值為0，此時(shí)加和sum應(yīng)該為0，進(jìn)位輸出cout應(yīng)該為1
  #DELAY a = 1'b1; b = 1'b1; cin = 1'b1; //在200ns時(shí)，被加數(shù)a被賦值為1，加數(shù)b被賦值為1,進(jìn)位輸入c被賦值為1，此時(shí)加和sum應(yīng)該為1，進(jìn)位輸出cout應(yīng)該為1
  #DELAY $stop;             //在250ns時(shí)，執(zhí)行$stop系統(tǒng)任務(wù)，停止仿真
 end


 initial    $monitor($time,,,"a=%b,b=%b,cin=%b,sum=%b,cout=%b",a,b,cin,sum,cout);//執(zhí)行monitor系統(tǒng)任務(wù)，設(shè)置顯示結(jié)果的格式


endmodule

三 Questa 仿真

首先確保Questa 的license已經(jīng)獲取（參考第一部分license獲取內(nèi)容）：

并且環(huán)境變量已經(jīng)設(shè)置好了（參考第一部分license獲取內(nèi)容）：

打開(kāi)Quartus Tools-->Options，在EDA Tool Options里設(shè)置Questa工具路徑，如下圖所示。

點(diǎn)擊Assignment——Settings...——EDA Tool Settings去指定仿真工具，指定仿真文件：

最后點(diǎn)擊Apply 和OK關(guān)閉當(dāng)前窗口：

設(shè)置好后點(diǎn)擊Quartus Tools-->Run Simulation Tool-->RTL Simulation即可運(yùn)行仿真（這個(gè)過(guò)程會(huì)自動(dòng)對(duì)工程進(jìn)行分析和綜合的操作）。

注： 若在運(yùn)行RTL Simulation時(shí)沒(méi)有Questa 軟件出現(xiàn)，可能是license文件的環(huán)境變量沒(méi)有設(shè)置，或者是設(shè)置了環(huán)境變量但沒(méi)有重啟Quartus軟件讓變量生效。