1、概述

智多晶EDA工具HqFpga（簡(jiǎn)稱HQ），是自主研發(fā)的一款系統(tǒng)級(jí)的設(shè)計(jì)套件，集成了Hqui主界面、工程界面、以及內(nèi)嵌的HqInsight調(diào)試工具、IP Creator IP生成工具、布局圖、熱力圖、時(shí)序分析等。HQ支持Windows、Linux操作系統(tǒng)利用HQ設(shè)計(jì)套件，設(shè)計(jì)人員能夠?qū)崿F(xiàn)高效率的FPGA工程開(kāi)發(fā)與調(diào)試驗(yàn)證。

HQ在2025年升級(jí)迭代新增很多功能，本文將依次介紹HQ整體套件在各個(gè)模塊的主要重大進(jìn)展。

2、增強(qiáng)易用性

2.1 AI助手-晶小助支持

HQ2025接入DeepSeek 大模型，并推出 FPGA 設(shè)計(jì)專屬 AI 助手——晶小助，如下圖中的右下角。這是 FPGA 領(lǐng)域首次引入大模型 AI 助手，為 FPGA 工程師提供前所未有的智能交互體驗(yàn)，讓開(kāi)發(fā)更便捷、高效。

晶小助是基于 DeepSeek 大模型構(gòu)建的智能助手，深度融合了智多晶多年積累的用戶文檔與技術(shù)知識(shí)。無(wú)論是用戶手冊(cè)查閱、工具使用、調(diào)試建議，還是約束配置與綜合優(yōu)化，晶小助都能為用戶提供快速、準(zhǔn)確的回答。

晶小助支持自然語(yǔ)言提問(wèn)，內(nèi)置智多晶知識(shí)庫(kù)，答案專業(yè)可靠，一鍵喚起，隨時(shí)隨地解疑答惑，可以避免翻閱手冊(cè)，節(jié)省查閱時(shí)間。

使用示例

點(diǎn)擊晶小助圖標(biāo)，彈出下面左圖的對(duì)話框，在編輯框輸入問(wèn)題。比如輸入“HqFpga安裝指南”，晶小助會(huì)給出如下面右圖所示的安裝說(shuō)明。

2.2設(shè)計(jì)報(bào)告

2.2.1資源透視報(bào)告

HQ2025新增資源透視報(bào)告，該報(bào)告功能旨在報(bào)告FPGA中被使用的可配置資源在應(yīng)用中的底層配置結(jié)構(gòu)信息，便于用戶分析設(shè)計(jì)實(shí)現(xiàn)。比如FPGA上的Register既可以配置為Flip-Flop，也可以配置為L(zhǎng)atch，如果在舊版本上，只有資源報(bào)告，是看不出具體Register實(shí)現(xiàn)的配置邏輯；在新版上，可以看到各種配置和各自的數(shù)量。如下圖中，看到Register資源共使用1047個(gè)，其中配置為Flip-Flop共1047個(gè)，Latch為0個(gè)。

2.2.2層次資源報(bào)告分析器

HQ2025新增層次資源報(bào)告分析器，內(nèi)嵌到HQ套件主界面的【工具】-【層次資源報(bào)告】，如下圖。

該功能可以按照用戶的定制選項(xiàng)輸出源設(shè)計(jì)綜合結(jié)果中的層次資源統(tǒng)計(jì)信息。單擊【層次資源報(bào)告】打開(kāi)定制選項(xiàng)的對(duì)話框，如下圖，可以定制選擇：報(bào)告包含網(wǎng)表中未使用的資源、報(bào)告包含設(shè)計(jì)層次獨(dú)有資源（不含子網(wǎng)表）、報(bào)告層次級(jí)數(shù)、報(bào)告目標(biāo)器件資源總數(shù)(第一行)，輸出配置的層次資源信息。

按照上圖的配置，打開(kāi)定制的層次資源報(bào)告，該報(bào)告信息有兩種形式：表格、文本。具體如下圖的圖示。

2.3 IDE（集成設(shè)計(jì)管理）

2.3.1 源文件啟用/禁用

HQ2025新增源文件的啟用/禁用功能，方便用戶可以自由啟用和禁用當(dāng)前工程的設(shè)計(jì)，進(jìn)行所需的編譯和設(shè)計(jì)。該功能支持單文件，也支持多文件的啟用和禁用。如下面的左圖，選中【設(shè)計(jì)文件】區(qū)的多個(gè)文件，右鍵彈出菜單，選擇【禁用文件】，被禁用的文件如下面的右圖灰色顯示，不參與工程的編譯、運(yùn)行和調(diào)試等。

如下面的左圖，選中【設(shè)計(jì)文件】區(qū)的多個(gè)禁用文件，右鍵彈出菜單，選擇【啟用文件】，被禁用的文件再次恢復(fù)原來(lái)的正常被使用狀態(tài)，如下面右圖。

2.3.2編輯器ifdef差異化顯示

HQ2025的編輯器新增ifdef差異化顯示，對(duì)于條件為false的ifdef條件預(yù)編譯語(yǔ)句部分實(shí)現(xiàn)灰色顯示，即在當(dāng)前設(shè)計(jì)中，灰色部分源碼不起作用，如下圖所示，AC97_IN_FIFO_DEPTH_8沒(méi)有define聲明，所以”`ifdef AC97_IN_FIFO_DEPTH_8”條件控制的部分是無(wú)效的，在編輯區(qū)的顯示為灰色。

2.3.3編輯器參數(shù)值顯示

HQ2025的編輯器新增參數(shù)值顯示，對(duì)于宏參、parameter，鼠標(biāo)放在參數(shù)名上，可以顯示值。如下圖示，定義了參數(shù)WID為32，當(dāng)鼠標(biāo)放在第98行的WID上，顯示出32。

2.3.4 編輯器顯示源碼編譯錯(cuò)誤信息

HQ2025的編輯器新增源碼編譯錯(cuò)誤的信息顯示，如存在編譯錯(cuò)誤，錯(cuò)誤語(yǔ)句會(huì)有紅色波紋線提示，鼠標(biāo)放在改語(yǔ)句上，會(huì)顯示出錯(cuò)誤信息，同時(shí)存在錯(cuò)誤的文件會(huì)在設(shè)計(jì)層次中以“紅色小問(wèn)號(hào)”顯示出來(lái)，如下圖，ac97_soutt module沒(méi)有定義，例化語(yǔ)句存在語(yǔ)法錯(cuò)誤，對(duì)應(yīng)的錯(cuò)誤信息，直觀的在錯(cuò)誤語(yǔ)句上方顯示出來(lái)。

2.3.5 終端窗口輸出信息中文件超鏈接

HQ2025升級(jí)了終端文件識(shí)別，即識(shí)別出輸出信息中的文件并顯示超鏈接。如下圖中，終端窗口輸出的ERROR信息中包含了文件路徑信息：E:edaa_xisthqv3_xist_3.0.6_FT102625_win64samplesac97RTLac97_top.v(248)，即文件的路徑和錯(cuò)誤位置，雙擊這個(gè)路徑這一行，對(duì)應(yīng)的錯(cuò)誤文件ac97_top.v會(huì)在編輯區(qū)被打開(kāi)，并且顯示出錯(cuò)誤的位置，如下圖。

3、 眼圖(XSBERT-EYE-CHART)

XSBERT（XiST Bit Error Ratio Test）是一種集成的測(cè)試工具，用于驗(yàn)證和測(cè)試FPGA中的高速串行接口，如SERDES（串行解串器）。它能夠生成數(shù)據(jù)并進(jìn)行誤碼率（BER）測(cè)試，提供鏈路性能的實(shí)時(shí)監(jiān)控和診斷，幫助設(shè)計(jì)人員評(píng)估和優(yōu)化串行接口的可靠性。通過(guò)使用XSBERT，用戶可以檢測(cè)信號(hào)質(zhì)量問(wèn)題、進(jìn)行鏈路調(diào)試，并確保數(shù)據(jù)傳輸?shù)姆€(wěn)定性，從而優(yōu)化FPGA設(shè)計(jì)的整體性能。眼圖已內(nèi)嵌到HQ套件主界面的【工具】-【眼圖】，如下圖。

眼圖分三個(gè)區(qū)

左上為芯片、鏈接信息界面，顯示器件信息及鏈接狀態(tài)，也可以設(shè)定鏈接狀態(tài)刷新時(shí)間。

下部為 I/O Links 與 I/O Scans 兩個(gè)頁(yè)面，用于顯示狀態(tài)和調(diào)整參數(shù)。

右上為眼圖顯示及信息總結(jié)界面。可以使用鼠標(biāo)左鍵拖動(dòng)顏色條（Color Bar），調(diào)節(jié)顯示效果。

使用示例

在 XSBERT bin/bit 文件下載完成后，點(diǎn)擊上圖中的【眼圖】，打開(kāi)眼圖；點(diǎn)擊區(qū)1、2，選擇所需的 Tx 和 Rx創(chuàng)建鏈接，可以添加多組鏈接；點(diǎn)擊區(qū)2的I/O Links 窗口中，想要觀察眼圖的鏈接的【Name】欄，右鍵創(chuàng)建掃描，選擇所需掃描配置，點(diǎn)擊【ok】生成眼圖，如下圖左圖。眼圖生成后的效果如下圖圖右。

4 、調(diào)試器

4.1 支持調(diào)試器多LA

HQ2025調(diào)試器支持更多LA（Logic Analyzer，邏輯分析儀）， 每個(gè)LA相當(dāng)于一臺(tái)邏輯分析儀，最大支持16臺(tái)。

相較于之前單LA，只能選擇觀察一組信號(hào)。如果故障是由模塊間的復(fù)雜交互引起的，單次捕獲很難捕捉到全貌。多LA則允許開(kāi)發(fā)者同時(shí)、獨(dú)立地捕獲和觸發(fā)多組不相關(guān)或弱相關(guān)的信號(hào)序列，從而高效地解耦和定位復(fù)雜系統(tǒng)中分散的、有依賴關(guān)系的故障。特別適用于復(fù)雜SoC、多核系統(tǒng)、高速互聯(lián)以及任何包含多個(gè)異步或并發(fā)進(jìn)程的設(shè)計(jì)，是提高調(diào)試效率和解決復(fù)雜問(wèn)題的強(qiáng)大武器。具體特性對(duì)比如下表。

可以在下圖的界面上點(diǎn)擊紅框加號(hào)增加。

4.2 調(diào)試器觸發(fā)方式支持X值

HQ2025調(diào)試器新增觸發(fā)方式的X值，X值是don’t care（任意狀態(tài)），如a=4'bxx11，不關(guān)心高兩位([3:2],可以是00/01/10/11)，只要低兩位[1:0]是11就觸發(fā)，該功能的主要用途用于解決未初始化寄存器、多驅(qū)動(dòng)沖突、接口協(xié)議違規(guī)等深層設(shè)計(jì)問(wèn)題。使用方式如下圖。

4.3其它

改進(jìn)EDIF網(wǎng)表調(diào)試支持，例如采用VLA IP調(diào)試。

支持高速下載器。

提升易用性及穩(wěn)定性，例如支持信號(hào)設(shè)置保存、啟用與禁用等。

5、 IP Creator

5.1豐富了IP品類

HQ2025的IP Creator新增較多品類的IP，方便項(xiàng)目高效開(kāi)發(fā)。

* 具體詳情請(qǐng)見(jiàn)每個(gè)IP配置界面打開(kāi)用戶手冊(cè)。

此外，對(duì)多個(gè)IP做了升級(jí)，如FIR_Filter，SerDes、DDRC, PLL，EBR、FIFO_Generator等。

5.2 改進(jìn)IP Creator平臺(tái)的易用性和穩(wěn)定性

例如增強(qiáng)異常處理。

HDL型IP生成flow可配置。

基于器件的配置。

增加浮點(diǎn)數(shù)range顯示等。

6 、軟件優(yōu)化

HQ2025軟件（綜合~布局布線~下載）支持了更多的器件，如SA5T-70/SA5T-200/SA5T-420等，并做了多方面優(yōu)化，功能、性能、魯棒性都得到了提升。

6.1新增器件的支持

HQ2025新增了多款器件的支持，如下表：

6.2綜合

FSM優(yōu)化：改進(jìn)識(shí)別支持更多描述方式的FSM、支持更多編碼方式等。

改進(jìn)移位寄存器識(shí)別與映射，支持動(dòng)態(tài)移位。

RAM/ROM推斷與映射改進(jìn)：完整支持了memory OUTREG結(jié)構(gòu)、地址寄存器結(jié)構(gòu)、包含RESET控制的結(jié)構(gòu)；支持了有選擇器鏈的BE-RAM；改進(jìn)了可變字節(jié)寬度的BE-RAM支持。

支持跨層次資源合并，減少資源的消耗。

增強(qiáng)原語(yǔ)例化優(yōu)化（例如不同IP網(wǎng)表中相同進(jìn)位鏈合并）。

增強(qiáng)LUT合并功能。

總體資源占用率降低~5%，運(yùn)行時(shí)間減少約10%。

6.3布局

改進(jìn)Seal系列產(chǎn)品布局優(yōu)化，時(shí)序性能提升~3%。

增強(qiáng)Packing，減少資源占用率約1%，減少運(yùn)行時(shí)間~30%。

增加了DRC檢查，不僅檢查物理約束，而且檢查設(shè)計(jì)中的連接關(guān)系，幫助工程師方便快捷定位約束問(wèn)題。

新增解析式布局算法，提高運(yùn)行速度，較之前版本提升10%。

完整支持IO缺省狀態(tài)及IO統(tǒng)計(jì)等功能，IO是器件與外部交互的唯一接口。以前IO的缺省狀態(tài)交給硬件來(lái)控制，軟件沒(méi)有干預(yù)，導(dǎo)致客戶應(yīng)用中有風(fēng)險(xiǎn)，而且很難排查。完整支持后，每一種器件的IO都有確定的狀態(tài)，既避免了應(yīng)用中的風(fēng)險(xiǎn)，而且方便問(wèn)題調(diào)試與排查。

6.4布線

提升seal系列產(chǎn)品布線的時(shí)序性能約5%，減少運(yùn)行時(shí)間約30%。

內(nèi)存使用比之前版本減少約25%。

更全面的進(jìn)展，歡迎您試用最新發(fā)布版本，更歡迎您提出寶貴意見(jiàn)和建議。