1.引言

現(xiàn)代便攜式電子設(shè)備與分布式電源系統(tǒng)對(duì)DC-DC變換器提出了高頻化、低EMI及快速瞬態(tài)響應(yīng)的復(fù)合要求。恒定導(dǎo)通時(shí)間（COT）控制架構(gòu)憑借其環(huán)路結(jié)構(gòu)簡(jiǎn)潔、瞬態(tài)響應(yīng)迅速等固有優(yōu)勢(shì)，在降壓型Buck變換器領(lǐng)域獲得廣泛應(yīng)用。然而，傳統(tǒng)COT架構(gòu)的開(kāi)關(guān)頻率隨輸入電壓、負(fù)載電流及外部元件參數(shù)漂移而顯著變化，導(dǎo)致EMI頻譜難以預(yù)測(cè)、多相并聯(lián)時(shí)均流精度惡化，并可能引發(fā)音頻噪聲干擾等工程問(wèn)題。國(guó)科安芯推出的ASP4644芯片采用雙鎖相環(huán)（Dual-PLL）協(xié)同控制架構(gòu)，通過(guò)內(nèi)置偽PLL與外同步PLL的級(jí)聯(lián)耦合機(jī)制，實(shí)現(xiàn)了開(kāi)關(guān)頻率對(duì)外部參考時(shí)鐘或內(nèi)部可編程頻率的自適應(yīng)精確跟蹤，為上述技術(shù)挑戰(zhàn)提供了一種創(chuàng)新的解決路徑。

2.系統(tǒng)架構(gòu)與功能劃分

ASP4644基于BCD工藝實(shí)現(xiàn)，其系統(tǒng)架構(gòu)體現(xiàn)功能模塊化設(shè)計(jì)理念，主要?jiǎng)澐譃槠叽蠊δ軉卧?/p>

環(huán)路控制模塊（Loop） ：包含誤差放大器（EA）、軟啟動(dòng)電路（SS）、電流采樣電路（CURRENTSENSE）、電流比較器（ICOMP）及反流比較器（IREV）。該模塊完成反饋電壓與基準(zhǔn)電壓的比較放大、軟啟動(dòng)斜坡生成、電感電流信息采樣及功率管通斷控制等核心閉環(huán)功能。

輸出電壓檢測(cè)模塊（Powergood） ：通過(guò)雙比較器架構(gòu)監(jiān)測(cè)反饋電壓VFB，當(dāng)輸出電壓偏離額定值±10%時(shí)觸發(fā)保護(hù)狀態(tài)，并輸出PGOOD標(biāo)志信號(hào)。

電源管理模塊（Powersupply） ：采用兩級(jí)降壓架構(gòu)，預(yù)偏置電路將3.6V-20V寬輸入電壓降至約2.5V，為基準(zhǔn)及LDO提供前置穩(wěn)壓；內(nèi)部LDO輸出3.3V的INTVCC，為模擬控制電路供電。

頻率同步PLL模塊 ：由PFD、電荷泵（CP）、跨導(dǎo)OTA、RT電流產(chǎn)生電路、張弛振蕩器及分頻器構(gòu)成，實(shí)現(xiàn)振蕩器頻率的鎖定與多相相位生成。

時(shí)鐘同步PLL模塊 ：構(gòu)成外環(huán)頻率鎖定回路，通過(guò)調(diào)節(jié)Ton產(chǎn)生電路的充電電流，實(shí)現(xiàn)功率級(jí)開(kāi)關(guān)頻率對(duì)參考時(shí)鐘的跟蹤。

開(kāi)關(guān)邏輯模塊（SwitchLogic） ：實(shí)現(xiàn)占空比調(diào)控、死區(qū)時(shí)間管理、模式切換（FCCM/Burst）及各類(lèi)保護(hù)邏輯的整合。

驅(qū)動(dòng)模塊（Driver） ：采用多級(jí)放大結(jié)構(gòu)驅(qū)動(dòng)上、下功率MOSFET，確保大尺寸功率管的快速開(kāi)關(guān)。

3.雙PLL頻率同步機(jī)制原理

ASP4644的雙PLL架構(gòu)由外同步PLL與內(nèi)置偽PLL兩級(jí)構(gòu)成，二者通過(guò)跨導(dǎo)線(xiàn)性環(huán)實(shí)現(xiàn)信號(hào)耦合。

3.1 外同步PLL工作機(jī)制

外同步PLL的核心功能為實(shí)現(xiàn)振蕩器頻率的可編程設(shè)定或外部同步。當(dāng)SYNC引腳懸空、接地或接電源時(shí)，時(shí)鐘選擇電路判定為無(wú)外同步狀態(tài)，振蕩器頻率由RT引腳外接電阻設(shè)定的電流決定；當(dāng)檢測(cè)到有效外部時(shí)鐘信號(hào)時(shí)，PFD比較外部時(shí)鐘與振蕩器輸出相位，CP將相位誤差轉(zhuǎn)換為電壓，經(jīng)OTA轉(zhuǎn)化為電流調(diào)節(jié)振蕩器偏置，實(shí)現(xiàn)頻率鎖定。振蕩器采用六級(jí)差分環(huán)振結(jié)構(gòu)，每級(jí)通過(guò)電容充放電延遲產(chǎn)生相移，整體頻率由偏置電流與電容比值決定，并可通過(guò) trimming 端口修調(diào)。

3.2 內(nèi)置偽PLL調(diào)控機(jī)制

內(nèi)置偽PLL構(gòu)成頻率鎖定外環(huán)，其參考頻率為振蕩器輸出fCLK，反饋信號(hào)來(lái)自SW節(jié)點(diǎn)經(jīng)電平轉(zhuǎn)換后的開(kāi)關(guān)頻率。偽PLL的PFD輸出經(jīng)OTA轉(zhuǎn)換為調(diào)整電流Iclk，注入跨導(dǎo)線(xiàn)性環(huán)。該環(huán)路由雙極型晶體管Q1-Q4構(gòu)成，形成發(fā)射結(jié)電壓閉環(huán)約束。依據(jù)跨導(dǎo)線(xiàn)性原理，環(huán)路電流滿(mǎn)足約束關(guān)系：Q1集電極電流（含外同步電流IPLL與調(diào)整電流Iclk）與Q2集電極電流（VIN比例電流IIN）的乘積關(guān)系，決定了Q4輸出的Ton充電電流Ion，進(jìn)而調(diào)節(jié)導(dǎo)通時(shí)間以修正開(kāi)關(guān)頻率偏差。

3.3 時(shí)間超前AOT產(chǎn)生電路

AOT電路實(shí)現(xiàn)Ton與VOUT成正比、與VIN成反比的自適應(yīng)特性。VIN比例電流通過(guò)匹配電阻網(wǎng)絡(luò)生成0.1×VIN采樣信號(hào)，經(jīng)V-I轉(zhuǎn)換后注入跨導(dǎo)線(xiàn)性環(huán)。Ton產(chǎn)生電路通過(guò)電容C的恒流充電過(guò)程計(jì)時(shí)，當(dāng)電容電壓達(dá)到VON閾值時(shí)比較器翻轉(zhuǎn)，結(jié)束導(dǎo)通期。在Burst模式下，DCM_add信號(hào)控制附加電容并入，延長(zhǎng)Ton以降低輕載開(kāi)關(guān)頻率，提升效率。

4.關(guān)鍵模塊電路技術(shù)分析

4.1 基準(zhǔn)源設(shè)計(jì)

電壓基準(zhǔn) ：采用三極管自偏置帶隙基準(zhǔn)架構(gòu)，Q1與Q2電流密度比1:8產(chǎn)生PTAT電流，與VBE負(fù)溫度系數(shù)疊加輸出約1.25V基準(zhǔn)。核心創(chuàng)新在于采用Q3-Q4電流密度匹配鉗位，替代傳統(tǒng)高增益運(yùn)放，簡(jiǎn)化電路并降低功耗。M6管作為隔離級(jí)，抑制VPRE波動(dòng)對(duì)VBG的耦合，改善中低頻PSRR。啟動(dòng)電路采用交叉耦合結(jié)構(gòu)，避免了零電流簡(jiǎn)并態(tài)，無(wú)需額外啟動(dòng)支路。

電流基準(zhǔn) ：采用運(yùn)放緩沖結(jié)構(gòu)將VBG轉(zhuǎn)換為低溫度系數(shù)電流。運(yùn)放選用 套筒式共源共柵架構(gòu) ，在3.3V電源下實(shí)現(xiàn)高增益與低失調(diào)的平衡。該結(jié)構(gòu)輸出的IREF為跨導(dǎo)OTA提供偏置，并生成輔助基準(zhǔn)電壓。

4.2 內(nèi)部LDO設(shè)計(jì)

LDO采用PMOS功率管架構(gòu)，以滿(mǎn)足3.6V轉(zhuǎn)3.3V的低壓差要求。預(yù)偏置電路通過(guò)三極管交叉耦合與高壓DMOS管M1，將輸入電壓預(yù)降壓至2.5V，為差分輸入級(jí)供電。此設(shè)計(jì)顯著降低高壓器件使用比例，簡(jiǎn)化版圖復(fù)雜度。功率管M14在低壓差條件下工作于深線(xiàn)性區(qū)，其導(dǎo)通電阻需滿(mǎn)足30mA滿(mǎn)載輸出能力。保護(hù)電路M15-M16在啟動(dòng)或過(guò)流時(shí)鉗位M14柵極，防止VIN高壓輸入時(shí)柵氧擊穿。

設(shè)計(jì)權(quán)衡點(diǎn) ：預(yù)偏置電阻R3的取值需在高壓輸入時(shí)的功耗與低壓輸入時(shí)的電流匹配之間折中。

4.3 高速比較器設(shè)計(jì)

ICOMP比較器 ：實(shí)現(xiàn)電感電流谷值與VC控制信號(hào)的比較，采用四級(jí)放大結(jié)構(gòu)。前兩級(jí)采用電阻負(fù)載預(yù)放大級(jí)，利用電阻的低寄生電容特性將主極點(diǎn)推向高頻，展寬帶寬。偏置電流采用PTAT設(shè)計(jì)，補(bǔ)償高溫下跨導(dǎo)衰減，確保-40℃至125℃范圍內(nèi)增益穩(wěn)定。電感電流采樣采用Rds(on)檢測(cè)技術(shù)，通過(guò)開(kāi)關(guān)管陣列在導(dǎo)通期間采樣SW-PGND壓差，避免串聯(lián)檢流電阻的損耗。

反流比較器 ：采用三級(jí)放大結(jié)構(gòu)，第一級(jí)為電阻負(fù)載預(yù)放大，第二級(jí)五管差分對(duì)實(shí)現(xiàn)雙端轉(zhuǎn)單端，第三級(jí)共源放大進(jìn)一步提升增益。通過(guò)PGND-SW分壓采樣判斷電流過(guò)零點(diǎn)，當(dāng)下管電壓由負(fù)變正時(shí)關(guān)斷同步整流管，防止電流倒灌。

4.4 SW電平轉(zhuǎn)換電路

該電路實(shí)現(xiàn)高壓域SW信號(hào)到低壓域邏輯的快速轉(zhuǎn)換，為內(nèi)置偽PLL提供真實(shí)反饋。采用高壓DMOS管MN1做隔離，配合level shift結(jié)構(gòu)將信號(hào)轉(zhuǎn)換至3.3V邏輯域。

5.保護(hù)機(jī)制與模式管理

UVOV保護(hù) ：采用遲滯比較器架構(gòu)，當(dāng)VFB超出0.54V-0.66V窗口達(dá)10%時(shí)觸發(fā)。遲滯通過(guò)MN5反饋管注入失調(diào)電流實(shí)現(xiàn)，延時(shí)電容C1濾除瞬態(tài)毛刺。觸發(fā)后強(qiáng)制進(jìn)入CCM模式并拉低PGOOD，確保系統(tǒng)級(jí)聯(lián)可靠性。

模式選擇 ：MODE引腳通過(guò)三態(tài)檢測(cè)電路識(shí)別三種狀態(tài)：接地為FCCM模式，接INTVCC或懸空為Burst模式，輸入時(shí)鐘則自動(dòng)切換至外同步FCCM。外時(shí)鐘檢測(cè)電路利用窄脈沖充電機(jī)制，當(dāng)頻率高于閾值時(shí)SYNCOK置位。

6.結(jié)論

ASP4644通過(guò)雙PLL級(jí)聯(lián)架構(gòu)與跨導(dǎo)線(xiàn)性環(huán)的協(xié)同設(shè)計(jì)，在理論層面為COT Buck變換器的頻率穩(wěn)定問(wèn)題提供了創(chuàng)新解決方案。外同步PLL鎖定振蕩器頻率，內(nèi)置偽PLL調(diào)節(jié)導(dǎo)通時(shí)間，二者通過(guò)電流模式跨導(dǎo)線(xiàn)性環(huán)耦合，形成頻率-時(shí)間雙閉環(huán)控制。AOT電路實(shí)現(xiàn)輸入電壓前饋，提升瞬態(tài)響應(yīng)速度；分級(jí)供電與敏感信號(hào)隔離設(shè)計(jì)增強(qiáng)了抗干擾能力。

審核編輯 黃宇