該ADS54T02是一款高線性度雙通道 12 位、750 MSPS 模數(shù) 轉(zhuǎn)換器 （ADC） 簡化了寬帶寬接收器的前端濾波器設(shè)計(jì)。模擬輸入 緩沖器將片內(nèi)跟蹤保持的內(nèi)部開關(guān)隔離開來，使其不會干擾信號 源以及提供高阻抗輸入。輸出有兩種輸出模式 數(shù)據(jù) – 它可以抽取為二，也可以以突發(fā)模式輸出數(shù)據(jù)。突發(fā)模式輸出為 專為提供高分辨率輸出數(shù)據(jù)的 DPD 反饋應(yīng)用而設(shè)計(jì) 在很短的時(shí)間內(nèi)。該ADC專為高SFDR而設(shè)計(jì)，具有低噪聲性能和 在較大的輸入頻率范圍內(nèi)具有出色的無雜散動態(tài)范圍。設(shè)備可用 采用 196 引腳 BGA 封裝，額定在整個工業(yè)溫度范圍內(nèi)（–40°C 至 85°C）。
*附件：ads54t02.pdf

特性

• 雙通道
• 12 位分辨率
• 最大時(shí)鐘速率：750 Msps
• 低擺幅滿量程輸入：1.0 Vpp
• 具有高阻抗輸入的模擬輸入緩沖器
• 輸入帶寬 （3dB）：>1.2GHz
• 數(shù)據(jù)輸出接口：DDR LVDS
• 196引腳BGA封裝（12×12mm）
• 功耗：1050mW/ch
• f 時(shí)的性能 在 = 230 MHz 中頻
  • 信噪比：60.7 dBFS
  • SFDR：78 dBc
• f 時(shí)的性能 在 = 700 MHz 中頻
  • 信噪比：58.9 dBFS
  • SFDR：73 dBc
• 接收模式：2倍抽取，帶低通或
  高通濾波器
• 反饋模式：全
  帶寬 DPD 反饋的突發(fā)模式輸出
  參數(shù)

方框圖

ADS54T02 是一款雙通道 12 位 750 MSPS 模數(shù)轉(zhuǎn)換器（ADC），具備 1.2 GHz 寬輸入帶寬、DDR LVDS 輸出接口及接收 / 反饋雙工作模式，支持 2 倍抽取濾波與突發(fā)模式，以高線性度和靈活時(shí)序控制適用于電信接收機(jī)、功率放大器線性化等高速信號采集場景。

核心參數(shù)與性能

• 分辨率與線性度 ：12 位分辨率，微分非線性（DNL）±0.9 LSB，積分非線性（INL）±1.5 LSB（典型值），無丟失碼。
• 采樣率與輸入特性 ：最高采樣率 750 MSPS，輸入帶寬 1.2 GHz，差分輸入范圍 1.0 VPP，共模電壓 1.9 V。
• 動態(tài)性能 ：230 MHz 輸入時(shí)，信噪比（SNR）60.7 dBFS，無雜散動態(tài)范圍（SFDR）78 dBc，總諧波失真（THD）74 dBc；700 MHz 輸入時(shí)，SNR 58.9 dBFS，SFDR 73 dBc；串?dāng)_抑制 90 dB，孔徑抖動 100 fs RMS。
• 功耗與工作條件 ：單通道功耗 1050 mW，總功耗典型值 2.1 W（750 MSPS）；模擬電源 1.8 V/3.3 V，數(shù)字電源 1.8 V；工作溫度 -40°C 至 85°C。

封裝與引腳

• 采用 12 mm×12 mm 196 引腳 NFBGA（ZAY）封裝，引腳包含兩組差分模擬輸入（INA_P/INA_N、INB_P/INB_N）、差分時(shí)鐘輸入（CLKINP/CLKINN）、DDR LVDS 輸出及配置控制引腳。
• 關(guān)鍵引腳功能：VCM 提供 1.9 V 共模電壓，TRIGGERP/N 用于突發(fā)模式觸發(fā)，TRDYP/N 指示觸發(fā)就緒，HRESP/N 標(biāo)識高分辨率輸出狀態(tài)。

核心功能與特性

• 雙工作模式 ：接收模式支持 2 倍抽取濾波（低通 / 高通可選），數(shù)據(jù)率降至 375 MSPS；反饋模式支持突發(fā)輸出，交替輸出 12 位高分辨率數(shù)據(jù)與 7/11 位低分辨率數(shù)據(jù)。
• 校準(zhǔn)與校正 ：內(nèi)置自動增益 / 偏移校正功能，可降低失調(diào)誤差至 ±1 mV；支持交錯校正，優(yōu)化高速采樣時(shí)的線性度。
• 低功耗與掉電模式 ：支持完全關(guān)斷、待機(jī)、深度睡眠及輕度睡眠模式，功耗范圍 7 mW665 mW，喚醒時(shí)間 2 μs2.5 ms。
• 同步與測試功能 ：支持多器件同步（SYNCOUT 信號），可通過 SPI 配置測試模式（全 0 / 全 1 / 翻轉(zhuǎn) / 自定義圖案）；過范圍閾值可編程，延遲僅 12 時(shí)鐘周期。

典型應(yīng)用場景

• 電信接收機(jī)、功率放大器線性化、寬帶信號采集、高速數(shù)據(jù)接收系統(tǒng)。

設(shè)計(jì)要點(diǎn)

• 電源與去耦 ：模擬電源（AVDD18/AVDD33/AVDDC）與數(shù)字電源（DVDD/DVDDLVDS）需獨(dú)立供電，就近配置 0.1 μF 陶瓷去耦電容，電源路徑遠(yuǎn)離數(shù)字噪聲源。
• 輸入與時(shí)鐘設(shè)計(jì) ：模擬輸入建議差分驅(qū)動，串聯(lián) 5 Ω 電阻抑制寄生振蕩；時(shí)鐘輸入支持 LVPECL/LVDS/CMOS 電平，推薦差分驅(qū)動，外部時(shí)鐘抖動需控制在 100 fs RMS 以內(nèi)以保證性能。
• 布局規(guī)范 ：PCB 劃分模擬區(qū)與數(shù)字區(qū)，單點(diǎn)接地；LVDS 信號線按 100 Ω 阻抗控制、等長差分布線；模擬輸入與數(shù)字輸出遠(yuǎn)離，避免串?dāng)_；熱焊盤充分接地以優(yōu)化散熱。
• 配置要點(diǎn) ：上電后需通過硬件復(fù)位初始化寄存器；SPI 接口最高 20 MHz 時(shí)鐘，可配置工作模式、抽取濾波、突發(fā)模式參數(shù)及過范圍閾值。

產(chǎn)品型號與供貨

• 在售型號為 ADS54T02IZAY（160 片 / JEDEC 托盤）與 ADS54T02IZAYR（1000 片 / 大卷帶），均符合 RoHS 標(biāo)準(zhǔn)，MSL 等級 3（260°C 回流焊，168 小時(shí)濕度敏感）。