芯片設(shè)計是一項復(fù)雜的系統(tǒng)工程，尤其驗證和優(yōu)化環(huán)節(jié)極其耗費時間和精力。為了有效降低錯誤率、提升設(shè)計質(zhì)量，EDA工具的自動化、智能化發(fā)展成為關(guān)鍵。近年來，隨著AI技術(shù)在EDA領(lǐng)域的應(yīng)用逐漸成熟，為芯片設(shè)計領(lǐng)域帶來了革命性的變化。AI加持顯著提高了芯片設(shè)計的效率與質(zhì)量，降低了開發(fā)成本，加速產(chǎn)品上市進程。

西門子EDA AI System，構(gòu)建可靠智能化基座

與側(cè)重于“學(xué)習(xí)”能力的通用生成式AI或大語言模型不同，EDA領(lǐng)域的AI必須具備高可靠性與輸出可用性。它生成的每一行代碼、每一個設(shè)計單元都必須確保正確無誤，真正用于指導(dǎo)或完成芯片設(shè)計。將AI嵌入應(yīng)用程序或許相對簡單，但將其融入EDA工作流則需克服更多挑戰(zhàn)。

西門子EDA在其AI工具中特別強調(diào)五大關(guān)鍵特性：

01可驗證性

依賴高質(zhì)量數(shù)據(jù)與正確算法，確保AI輸出可被嚴格驗證，從而安全用于芯片設(shè)計；

02易用性

以高效達成目標為核心，提供流暢的用戶體驗界面；

03通用性

適配多種設(shè)計場景，不局限于單一功能；

04穩(wěn)健性

在不同硬件與環(huán)境條件下保持穩(wěn)定運行；

05準確性

確保AI設(shè)計結(jié)果真實可靠，能夠如預(yù)期運行并達到驗證指標。

為了滿足這些嚴格要求，西門子EDA打造了跨工具平臺——EDA AI System。該系統(tǒng)整合了西門子內(nèi)部數(shù)據(jù)、示例、知識庫及客戶授權(quán)的數(shù)據(jù)，打破傳統(tǒng)EDA流程中的數(shù)據(jù)孤島，實現(xiàn)跨功能協(xié)同，為大型語言模型提供堅實支撐。在此基礎(chǔ)上，各產(chǎn)品線進一步開發(fā)出具備AI能力的軟件，顯著提升設(shè)計效率與質(zhì)量。此外，系統(tǒng)還引入Agentic AI（代理式AI），可智能提示操作，為工程師提供更高效、更智能的支持。

作為工業(yè)級AI，EDA AI System能夠可靠應(yīng)用于芯片設(shè)計和系統(tǒng)開發(fā)等高復(fù)雜度場景?？蛻粢部梢赃x擇開放接口（API）接入自己的數(shù)據(jù)或AI模型，形成混合AI系統(tǒng)，以滿足各自特定的需求和應(yīng)用場景。

除了內(nèi)部基礎(chǔ)設(shè)施和第三方模型外，西門子EDA AI System還支持NVIDIA NIM微服務(wù)和NVIDIA Llama Nemotron模型。NVIDIA NIM能夠在云環(huán)境和本地環(huán)境中可擴展地部署推理就緒的模型，支持實時工具編排和多代理系統(tǒng)；Llama Nemotron增加了高語境推理和強大的工具調(diào)用功能，進一步增強EDA工作流的智能化。

AI全流程加持，驅(qū)動芯片設(shè)計新紀元

基于EDA AI System統(tǒng)一技術(shù)底座，西門子EDA已將AI深度集成到芯片設(shè)計的各個環(huán)節(jié)，從前端驗證、后端優(yōu)化，到物理驗證、測試與良率提升，全面賦能工程師應(yīng)對日益復(fù)雜的設(shè)計挑戰(zhàn)。

Calibre Vision AI

為芯片集成簽核（Signoff）帶來突破性進展，通過將關(guān)鍵設(shè)計違規(guī)行為即時加載并整理到智能集群中，精準指出問題所在及檢查路徑，幫助設(shè)計團隊以現(xiàn)有方法的半數(shù)時間完成識別與修復(fù)，大幅加速簽核流程。設(shè)計團隊隨后可根據(jù)該集群確定工作優(yōu)先級，實現(xiàn)更高的生產(chǎn)力。Calibre Vision AI還通過添加“書簽”提高了工作流程的效率，使設(shè)計人員能夠捕獲當前的分析狀態(tài)，包括注釋和任務(wù)，然后在物理驗證期間促進芯片集成商和模塊所有者之間的高效協(xié)作。Calibre Vision AI可以集成到現(xiàn)有的布局查看器和物理設(shè)計工具中，使工程師能夠在當前環(huán)境中進行調(diào)試。

Solido生成式和代理式AI

基于西門子EDA AI System，Solido定制IC平臺全面融入前沿的生成式及代理式AI技術(shù)，為下一代IC設(shè)計與驗證流程帶來革新。在仿真環(huán)節(jié)，系統(tǒng)能夠智能生成腳本，極大簡化操作流程。此外，Solido的AI功能貫穿IC開發(fā)全程，涵蓋原理圖設(shè)計、仿真驗證、變異性感知設(shè)計、庫特性提取、版圖設(shè)計以及IP驗證等關(guān)鍵階段，助力工程團隊實現(xiàn)生產(chǎn)力的飛躍式提升。

Questa One新智能驗證解決方案

該平臺將集成電路驗證從被動反應(yīng)流程重新定義為可以自優(yōu)化的智能系統(tǒng)，集成了AI驅(qū)動的自動化、預(yù)測分析及工作流程無縫連接的能力，可提供更快的功能、故障和形式驗證引擎，實現(xiàn)人工測試量減少10–100倍，大幅縮短驗證周期并減少人工工作量。

Aprisa AI

作為Aprisa數(shù)字實施解決方案中的全集成式技術(shù)，可實現(xiàn)跨RTL到GDS的下一代AI功能和方法。其功能包括針對給定設(shè)計的功率/性能/面積 (PPA) 自適應(yīng)優(yōu)化的AI設(shè)計探索，以及集成的生成式AI輔助，同時還提供可立即運行的參考示例和解決方案。

Aprisa AI內(nèi)置的自然語言交互接口，集成生產(chǎn)就緒、可定制且可移植的AI生成解決方案，為全制程節(jié)點的數(shù)字設(shè)計提供了10倍的設(shè)計效率提升、流片周期縮短三分之一、PPA指標優(yōu)化10%，可賦能大規(guī)模工程團隊協(xié)同與算力彈性擴展，同時加快新一代芯片設(shè)計的量產(chǎn)上市速度。

Tessent具備強大的AI功能

Tessent在良率分析中部署了無監(jiān)督機器學(xué)習(xí)技術(shù)，以及基于總體的統(tǒng)計診斷AI算法，能夠大大提高良率限制因素的識別精度和分辨率。通過AI分析批量診斷數(shù)據(jù)，快速查找掃描失效數(shù)據(jù)中的趨勢，揭示良率丟失的主要根因及其分布，從而加速芯片項目的良率提升，為量產(chǎn)項目節(jié)省成本。

AI與EDA深度融合，正重塑芯片設(shè)計的范式，讓設(shè)計、驗證、測試等環(huán)節(jié)煥發(fā)出前所未有的活力。在這一變革浪潮中，西門子EDA AI System打通數(shù)據(jù)孤島，在納米級的世界引領(lǐng)新潮流，以高可靠、高可用、全流程的EDA AI工具軟件，賦能工程師從設(shè)計到量產(chǎn)的每一步，實現(xiàn)效率、質(zhì)量、成本的多重突破。