chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

使用AXI4接口IP核進(jìn)行DDR讀寫測(cè)試

FPGA設(shè)計(jì)論壇 ? 來源:FPGA設(shè)計(jì)論壇 ? 2025-11-24 09:19 ? 次閱讀
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

一、實(shí)驗(yàn)任務(wù)

本章的實(shí)驗(yàn)任務(wù)是在 PL端自定義一個(gè)AXI4接口的IP核,通過AXI_HP接口對(duì)PS端DDR3進(jìn)行讀寫測(cè)試,讀寫的內(nèi)存大小是 4K字節(jié)。

二、實(shí)驗(yàn)整體框架

f4c70290-c6ac-11f0-8c8f-92fbcf53809c.png

三、實(shí)驗(yàn)步驟

一、在原來的hello_word工程另存并修改zynq ip。添加axi hp接口,恢復(fù)以前的ip狀態(tài)

f5219cc8-c6ac-11f0-8c8f-92fbcf53809c.png

二、自定義axi4 full ip核將ip改為主機(jī)接口。如圖

f58453fe-c6ac-11f0-8c8f-92fbcf53809c.png

三、添加自定義ip并修改參數(shù)

f5de864e-c6ac-11f0-8c8f-92fbcf53809c.png

四、點(diǎn)擊自動(dòng)連接

f637ebf8-c6ac-11f0-8c8f-92fbcf53809c.png

五、添加pl端信號(hào),m_axi_init_txn這個(gè)信號(hào)是初始化信號(hào),檢測(cè)到上升沿的時(shí)候才有效,檢測(cè)到高電平后會(huì)立馬對(duì)地址指向的數(shù)據(jù)內(nèi)存初始化,然后我們對(duì)齊重命名。m_axi_txn_done這個(gè)是對(duì)寫入和讀出的數(shù)據(jù)對(duì)比完成信號(hào)。m_axi_erro這個(gè)是寫入和讀數(shù)據(jù)對(duì)比有誤信號(hào)。這幾個(gè)信號(hào)都改名和引出。如下幾個(gè)圖:

f6929ba2-c6ac-11f0-8c8f-92fbcf53809c.png

f6eb143a-c6ac-11f0-8c8f-92fbcf53809c.png

五、m_axi_init_txn連接按鍵,m_axi_txn_done和m_axi_erro連接led用作觀察。由于我的板子只有一個(gè)pl端的led因此我就將m_axi_erro信號(hào)隨便連接一個(gè)GPIO外設(shè)由于我們的按鍵一開始為高電平,而DDR初始化信號(hào)檢測(cè)到上升沿才初始化。因此我們這里加一個(gè)取反模塊。修改屬性并手動(dòng)連接。并驗(yàn)證整個(gè)設(shè)計(jì)

f744f7d4-c6ac-11f0-8c8f-92fbcf53809c.png

f7a11b9a-c6ac-11f0-8c8f-92fbcf53809c.png

f7fb5272-c6ac-11f0-8c8f-92fbcf53809c.png

f85a2270-c6ac-11f0-8c8f-92fbcf53809c.png

6、為AXI讀寫添加debug信號(hào),并自動(dòng)連接

f8b32618-c6ac-11f0-8c8f-92fbcf53809c.png

f90c4c20-c6ac-11f0-8c8f-92fbcf53809c.png

f9624350-c6ac-11f0-8c8f-92fbcf53809c.png

7、生成模塊并且更新頂層文件,其他的保持默認(rèn)ok即可

f9bcc19a-c6ac-11f0-8c8f-92fbcf53809c.png

fa1339ee-c6ac-11f0-8c8f-92fbcf53809c.png

8、綜合以便添加引腳

fa6f0594-c6ac-11f0-8c8f-92fbcf53809c.png

9、添加引腳

fac81e90-c6ac-11f0-8c8f-92fbcf53809c.png

10、生成bit流。

11、導(dǎo)出硬件設(shè)計(jì),打開SDK,將原來的SDK刪掉

12、新建項(xiàng)目添加以下文件。

這里由于我用不了scanf因此我就添加一個(gè)延遲燒錄后在延遲這段時(shí)間進(jìn)行初始化和生成debug觸發(fā)信號(hào)。

#include"stdio.h"#include"xil_cache.h"#include"xil_io.h"#include"xil_printf.h"#include"sleep.h"intmain(){Xil_DCacheDisable();//char *data_in="I have write and read ddr data!
";for(inti=0;i<100;i+=4) {printf("%d is %d
",i,(int)(Xil_In32(0x10000000+i))); }sleep(10);for(int?i=0;i<100;i+=4) {printf("%d is %d
",i,(int)(Xil_In32(0x10000000+i))); }return0; }

12、觀察數(shù)據(jù),正確

fb2319ee-c6ac-11f0-8c8f-92fbcf53809c.png

fb7cb774-c6ac-11f0-8c8f-92fbcf53809c.png

fbd811a0-c6ac-11f0-8c8f-92fbcf53809c.png

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • 接口
    +關(guān)注

    關(guān)注

    33

    文章

    9434

    瀏覽量

    156043
  • DDR
    DDR
    +關(guān)注

    關(guān)注

    11

    文章

    747

    瀏覽量

    68483
  • 內(nèi)存
    +關(guān)注

    關(guān)注

    9

    文章

    3170

    瀏覽量

    76091
  • AXI4
    +關(guān)注

    關(guān)注

    0

    文章

    21

    瀏覽量

    9155

原文標(biāo)題:AXI4 DDR讀寫測(cè)試

文章出處:【微信號(hào):gh_9d70b445f494,微信公眾號(hào):FPGA設(shè)計(jì)論壇】歡迎添加關(guān)注!文章轉(zhuǎn)載請(qǐng)注明出處。

收藏 人收藏
加入交流群
微信小助手二維碼

掃碼添加小助手

加入工程師交流群

    評(píng)論

    相關(guān)推薦
    熱點(diǎn)推薦

    使用AXI-Full接口IP進(jìn)行DDR讀寫測(cè)試

    首先對(duì)本次工程進(jìn)行簡(jiǎn)要說明:本次工程使用AXI-Full接口IP進(jìn)行DDR
    的頭像 發(fā)表于 07-18 09:53 ?6891次閱讀
    使用<b class='flag-5'>AXI</b>-Full<b class='flag-5'>接口</b>的<b class='flag-5'>IP</b><b class='flag-5'>進(jìn)行</b><b class='flag-5'>DDR</b>的<b class='flag-5'>讀寫</b><b class='flag-5'>測(cè)試</b>

    XILINX FPGA IPAXI Traffic Generator

    AXI Traffic Generator IP 用于在AXI4AXI4-Stream互連以及其他AXI4系統(tǒng)外設(shè)上生成特定序列(流量)。
    的頭像 發(fā)表于 11-23 16:03 ?4951次閱讀
    XILINX FPGA <b class='flag-5'>IP</b>之<b class='flag-5'>AXI</b> Traffic Generator

    NVMe IPAXI4總線分析

    廣泛應(yīng)用 。隨著時(shí)間的推移,AXI4的影響不斷擴(kuò)大。目前,由Xilinx提供的大部分IP接口都支持AXI4總線,使得系統(tǒng)中不同模塊之間的互連更加高效。這也讓基于這些
    發(fā)表于 06-02 23:05

    Xilinx高性能NVMe Host控制器IP+PCIe 3.0軟控制器IP,純邏輯實(shí)現(xiàn),AXI4AXI4-Stream DMA接口,支持PCIe 3.0和4.0

    讀寫、DMA讀寫和數(shù)據(jù)擦除功能,提供用戶一個(gè)簡(jiǎn)單高效的接口實(shí)現(xiàn)高性能存儲(chǔ)解決方案。NVMe AXI4 Host Controller IP
    發(fā)表于 11-14 22:40

    PCIE項(xiàng)目中AXI4 IP例化詳解

    的fifo接口),用戶只要操作fifo接口,無需關(guān)心PCIE的內(nèi)部驅(qū)動(dòng)。為了便于讀者更加明白,可以深入了解PCIE,我們將會(huì)制作一個(gè)PCIE的連載系列。今天,首先說一下自定義AXI4IP
    發(fā)表于 12-13 17:10

    【正點(diǎn)原子FPGA連載】第十五章AXI4接口DDR讀寫實(shí)驗(yàn)--領(lǐng)航者ZYNQ之嵌入式開發(fā)指南

    ,Xilinx在IP中繼續(xù)使用AXI協(xié)議。本章我們對(duì)AXI協(xié)議作一個(gè)簡(jiǎn)單介紹,并在Vivado中實(shí)現(xiàn)一個(gè)AXI4
    發(fā)表于 09-04 11:10

    【正點(diǎn)原子FPGA連載】第九章AXI4接口DDR讀寫實(shí)驗(yàn)--摘自【正點(diǎn)原子】達(dá)芬奇之Microblaze 開發(fā)指南

    Vivado中實(shí)現(xiàn)一個(gè)AXI4接口IP,用于對(duì)DDR3進(jìn)行
    發(fā)表于 10-22 15:16

    看看在SpinalHDL中AXI4總線互聯(lián)IP的設(shè)計(jì)

    接口變種:Axi4WriteOnly:只有Axi4總線寫通道(aw,w,b)的接口Axi4ReadOnly:只有
    發(fā)表于 08-02 14:28

    AXI接口簡(jiǎn)介_AXI IP的創(chuàng)建流程及讀寫邏輯分析

    本文包含兩部分內(nèi)容:1)AXI接口簡(jiǎn)介;2)AXI IP的創(chuàng)建流程及讀寫邏輯分析。 1
    的頭像 發(fā)表于 06-29 09:33 ?1.8w次閱讀
    <b class='flag-5'>AXI</b><b class='flag-5'>接口</b>簡(jiǎn)介_<b class='flag-5'>AXI</b> <b class='flag-5'>IP</b><b class='flag-5'>核</b>的創(chuàng)建流程及<b class='flag-5'>讀寫</b>邏輯分析

    AXI4接口協(xié)議的基礎(chǔ)知識(shí)

    AXI-4 Memory Mapped也被稱之為AXI-4 Full,它是AXI4接口協(xié)議的基礎(chǔ),其他AXI4
    的頭像 發(fā)表于 09-23 11:20 ?6873次閱讀
    <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>協(xié)議的基礎(chǔ)知識(shí)

    ZYNQ中DMA與AXI4總線

    AXI-Lite或AXI4轉(zhuǎn)接。PS與PL之間的物理接口有9個(gè),包括4個(gè)AXI-GP接口
    的頭像 發(fā)表于 11-02 11:27 ?4958次閱讀
    ZYNQ中DMA與<b class='flag-5'>AXI4</b>總線

    FPGA AXI4協(xié)議學(xué)習(xí)筆記(二)

    上文FPGA IPAXI4協(xié)議1_協(xié)議構(gòu)架對(duì)協(xié)議框架進(jìn)行了說明,本文對(duì)AXI4接口的信號(hào)進(jìn)行
    的頭像 發(fā)表于 05-24 15:05 ?2671次閱讀
    FPGA <b class='flag-5'>AXI4</b>協(xié)議學(xué)習(xí)筆記(二)

    基于AXI總線的DDR3讀寫測(cè)試

    本文開源一個(gè)FPGA項(xiàng)目:基于AXI總線的DDR3讀寫。之前的一篇文章介紹了DDR3簡(jiǎn)單用戶接口讀寫
    的頭像 發(fā)表于 09-01 16:20 ?7047次閱讀
    基于<b class='flag-5'>AXI</b>總線的<b class='flag-5'>DDR</b>3<b class='flag-5'>讀寫</b><b class='flag-5'>測(cè)試</b>

    Xilinx NVMe AXI4主機(jī)控制器,AXI4接口高性能版本介紹

    NVMe AXI4 Host Controller IP可以連接高速存儲(chǔ)PCIe SSD,無需CPU,自動(dòng)加速處理所有的NVMe協(xié)議命令,具備獨(dú)立的數(shù)據(jù)寫入和讀取AXI4接口,不但適用
    的頭像 發(fā)表于 07-18 09:17 ?1354次閱讀
    Xilinx NVMe <b class='flag-5'>AXI4</b>主機(jī)控制器,<b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>高性能版本介紹

    AMBA AXI4接口協(xié)議概述

    AMBA AXI4(高級(jí)可擴(kuò)展接口 4)是 ARM 推出的第四代 AMBA 接口規(guī)范。AMD Vivado Design Suite 2014 和 ISE Design Suite 1
    的頭像 發(fā)表于 10-28 10:46 ?1264次閱讀
    AMBA <b class='flag-5'>AXI4</b><b class='flag-5'>接口</b>協(xié)議概述