在當(dāng)今的電子設(shè)計(jì)領(lǐng)域，模擬 - 數(shù)字轉(zhuǎn)換器（ADC）扮演著至關(guān)重要的角色。Texas Instruments（TI）的ADS6145、ADS6144、ADS6143和ADS6142（統(tǒng)稱ADS614X）系列14位ADC，以其卓越的性能和豐富的功能，成為眾多應(yīng)用場(chǎng)景下的理想選擇。今天，我們就來深入探討一下這款A(yù)DC的特點(diǎn)、應(yīng)用及設(shè)計(jì)要點(diǎn)。

文件下載：ads6142.pdf

一、產(chǎn)品概述

ADS614X系列ADC具有高達(dá)125 MSPS的采樣頻率，采用緊湊的32 QFN封裝，將高性能與低功耗完美結(jié)合。其內(nèi)部集成了高帶寬采樣保持電路和低抖動(dòng)時(shí)鐘緩沖器，即使在高輸入頻率下，也能實(shí)現(xiàn)高信噪比（SNR）和高無雜散動(dòng)態(tài)范圍（SFDR）。

1.1 關(guān)鍵特性

• 高分辨率與高采樣率：14位分辨率且無漏碼，最大采樣率可達(dá)125 MSPS，滿足高速數(shù)據(jù)采集需求。
• 增益調(diào)節(jié)：具備3.5 dB的粗增益和高達(dá)6 dB的可編程細(xì)增益，可在SNR和SFDR之間進(jìn)行權(quán)衡優(yōu)化。
• 輸出接口靈活：提供并行CMOS和雙倍數(shù)據(jù)速率（DDR）LVDS兩種輸出選項(xiàng)，支持多種時(shí)鐘輸入類型，如SINE、LVCMOS、LVPECL和LVDS，時(shí)鐘幅度低至400 mVPP。
• 內(nèi)部參考與穩(wěn)定性：內(nèi)置參考電壓，支持外部參考模式，無需外部去耦電容，且具有時(shí)鐘占空比穩(wěn)定器，確保數(shù)據(jù)采集的穩(wěn)定性。
• 可配置性強(qiáng)：可編程輸出時(shí)鐘位置和驅(qū)動(dòng)強(qiáng)度，便于數(shù)據(jù)采集；工作溫度范圍為 -40°C至85°C，適用于工業(yè)環(huán)境。

1.2 應(yīng)用領(lǐng)域

ADS614X系列ADC廣泛應(yīng)用于無線通信基礎(chǔ)設(shè)施、軟件定義無線電、功率放大器線性化、802.16d/e測(cè)試與測(cè)量?jī)x器、高清視頻、醫(yī)學(xué)成像和雷達(dá)系統(tǒng)等領(lǐng)域。

二、電氣特性

2.1 精度與動(dòng)態(tài)性能

在不同的采樣頻率下，ADS614X系列ADC均表現(xiàn)出出色的精度和動(dòng)態(tài)性能。以ADS6145為例，在125 MSPS采樣頻率下，10 MHz輸入信號(hào)時(shí)SFDR可達(dá)90 dBc，SINAD可達(dá)73.7 dBFS；在170 MHz輸入信號(hào)且3.5 dB增益時(shí)，SFDR為78 dBc，SINAD為68.6 dBFS。

2.2 功耗

該系列ADC的功耗根據(jù)不同型號(hào)和工作模式有所差異。例如，ADS6145在正常工作模式下功耗為417 mW，而在全局掉電模式下功耗可低至30 - 60 mW，有助于降低系統(tǒng)功耗。

三、數(shù)字特性與時(shí)序

3.1 數(shù)字輸入輸出

數(shù)字輸入引腳（PDN、SCLK、SDATA和SEN）具有明確的高低電平要求，輸出接口分為CMOS和LVDS兩種模式，每種模式的輸出電壓和電容特性都有詳細(xì)規(guī)定，確保與不同的數(shù)字系統(tǒng)兼容。

3.2 時(shí)序特性

時(shí)序參數(shù)對(duì)于確保ADC的正常工作至關(guān)重要。ADS614X系列ADC的時(shí)序特性在不同采樣頻率下有明確的規(guī)定，包括時(shí)鐘傳播延遲、輸出時(shí)鐘占空比、數(shù)據(jù)上升時(shí)間和下降時(shí)間等，設(shè)計(jì)時(shí)需嚴(yán)格遵循這些參數(shù)。

四、設(shè)備編程模式

ADS614X系列ADC支持串行接口編程和并行接口控制兩種方式，方便用戶根據(jù)實(shí)際需求進(jìn)行配置。

4.1 串行接口編程

通過串行接口對(duì)內(nèi)部寄存器進(jìn)行編程時(shí)，需先將寄存器復(fù)位到默認(rèn)值，RESET引腳保持低電平。SEN、SDATA和SCLK作為串行接口引腳，用于訪問ADC的內(nèi)部寄存器。

4.2 并行接口控制

使用并行接口控制時(shí)，將RESET引腳接高電平（AVDD），SEN、SCLK、SDATA和PDN作為并行接口控制引腳，可直接控制ADC的某些模式，如待機(jī)、輸出格式選擇等。

五、引腳配置與典型特性

5.1 引腳配置

ADS614X系列ADC在CMOS和LVDS模式下的引腳配置有所不同，但都有明確的功能定義。例如，AVDD為模擬電源引腳，AGND為模擬地引腳，CLKP和CLKM為差分時(shí)鐘輸入引腳等。

5.2 典型特性

文檔中提供了不同型號(hào)在不同條件下的典型特性曲線，如FFT頻譜、互調(diào)失真（IMD）與頻率的關(guān)系、SNR和SFDR與溫度的關(guān)系等，這些曲線有助于工程師在設(shè)計(jì)時(shí)評(píng)估ADC的性能。

六、應(yīng)用信息與設(shè)計(jì)要點(diǎn)

6.1 工作原理

ADS614X系列ADC基于開關(guān)電容技術(shù)，采用單3.3 - V電源供電。轉(zhuǎn)換過程由外部輸入時(shí)鐘的上升沿觸發(fā)，輸入信號(hào)經(jīng)采樣保持后，通過一系列低分辨率級(jí)進(jìn)行順序轉(zhuǎn)換，最終在數(shù)字校正邏輯塊中組合輸出。

6.2 模擬輸入

模擬輸入采用基于開關(guān)電容的差分采樣保持架構(gòu)，具有良好的交流性能。輸入引腳（INP和INM）需外部偏置在VCM引腳提供的1.5 - V共模電壓附近，以實(shí)現(xiàn)2 VPP的差分輸入擺幅。

6.3 參考電壓

ADS614X系列ADC內(nèi)置內(nèi)部參考電壓（REFP和REFM），無需外部組件。可通過編程選擇內(nèi)部或外部參考模式，外部參考模式下，VCM引腳作為參考輸入，通過內(nèi)部緩沖和增益生成REFP和REFM電壓。

6.4 時(shí)鐘輸入

時(shí)鐘輸入可采用差分或單端驅(qū)動(dòng)方式，為獲得最佳性能，建議采用差分驅(qū)動(dòng)以降低共模噪聲影響。對(duì)于高輸入頻率采樣，建議使用低抖動(dòng)的時(shí)鐘源，并可對(duì)時(shí)鐘源進(jìn)行帶通濾波以減少抖動(dòng)影響。

6.5 電源管理

ADS614X系列ADC具有四種掉電模式：全局掉電、待機(jī)、輸出緩沖器禁用和輸入時(shí)鐘停止。這些模式可通過串行接口或并行接口進(jìn)行設(shè)置，以滿足不同的功耗需求。

6.6 數(shù)字輸出接口

數(shù)字輸出接口分為并行CMOS和DDR LVDS兩種模式，每種模式都有其特點(diǎn)和應(yīng)用場(chǎng)景。例如，CMOS模式下輸出緩沖器電源（DRVDD）可在1.8 - V至3.3 - V范圍內(nèi)工作，適用于不同的數(shù)字系統(tǒng)；LVDS模式下數(shù)據(jù)傳輸速率更高，抗干擾能力更強(qiáng)。

6.7 電路板設(shè)計(jì)考慮

在電路板設(shè)計(jì)時(shí)，需注意接地、電源去耦和散熱等問題。建議使用單獨(dú)的模擬和數(shù)字電源，以隔離數(shù)字開關(guān)噪聲對(duì)敏感模擬電路的影響；將封裝底部的暴露焊盤焊接到接地平面，以獲得最佳的散熱性能。

七、總結(jié)

TI的ADS614X系列14位ADC以其高性能、低功耗、靈活性和可配置性，為電子工程師提供了一個(gè)強(qiáng)大的工具。在實(shí)際設(shè)計(jì)中，工程師需要根據(jù)具體的應(yīng)用需求，合理選擇ADC型號(hào)，優(yōu)化電路設(shè)計(jì)，以充分發(fā)揮其性能優(yōu)勢(shì)。同時(shí)，深入理解其電氣特性、編程模式和設(shè)計(jì)要點(diǎn)，有助于提高設(shè)計(jì)的成功率和系統(tǒng)的可靠性。

你在使用ADS614X系列ADC的過程中遇到過哪些問題？你對(duì)其性能和功能有什么獨(dú)特的見解？歡迎在評(píng)論區(qū)分享你的經(jīng)驗(yàn)和想法。