三星擁有業(yè)內(nèi)最好的晶圓價(jià)格，在定價(jià)方面三星更有優(yōu)勢(shì)。但為何蘋(píng)果A13芯片的生產(chǎn)訂單卻是被臺(tái)積電拿下呢？

日前，臺(tái)積電發(fā)布公告稱：蘋(píng)果A13芯片的生產(chǎn)訂單被其拿下，且將繼續(xù)采用7nm制造工藝。

三星電子早在2018年10月就已宣布其7nm LPP（Low Power Plus）制程也已進(jìn)入量產(chǎn)階段，而采用EUV 設(shè)備的臺(tái)積電第二代7 納米依預(yù)期會(huì)在2019年量產(chǎn)。

此外，SwmiWiki的創(chuàng)始人Daniel Nenni認(rèn)為，三星與臺(tái)積電不同的是，三星的產(chǎn)能一直都不成問(wèn)題。而作為領(lǐng)跑的兩家代工廠，三星在14納米領(lǐng)先于臺(tái)積電，在10nm和7nm節(jié)點(diǎn)被臺(tái)積電反超，但是三星擁有業(yè)內(nèi)最好的晶圓價(jià)格，在定價(jià)方面三星更有優(yōu)勢(shì)。

但為何蘋(píng)果A13芯片的生產(chǎn)訂單卻是被臺(tái)積電拿下呢？

從工藝數(shù)據(jù)方面，國(guó)際公認(rèn)的半導(dǎo)體專家和IC Knowledge的創(chuàng)始人Scotten Jones 給出的對(duì)比如下：

Contacted Poly Pitch (CPP) (接觸間距）

- 臺(tái)積電和三星都宣稱7納米的CPP為54納米，但對(duì)于它們兩者而言，我相信它們對(duì)電池的實(shí)際CPP為57納米。

Metal 2 pitch (M2P)

三星是36nm，TSMC是40nm。

Tracks

三星最小單元Tracks高度為6.75，TSMC為6.0。

Diffusion break

TSMC光學(xué)工藝(7FF)是雙擴(kuò)散斷路(DDB)，據(jù)報(bào)道它們的EUV工藝(7FFP)將采用單擴(kuò)散斷路(SDB)。三星7nm有第一代工藝(我相信這是7LPE)，是DDB，他們也有第二代工藝(我相信這是7LPP)，也是DDB。在今年的VLSIT上，他們討論了與SDB的第三代流程。很難知道這到底是什么，在10nm，他們的第二代工藝實(shí)際上是他們的8nm工藝，所以這可能是他們的5nm工藝，也可能是第三代7nm工藝。

Transistor density（晶體管密度）

TSMC 7FF的最小單元邏輯密度略好于三星7LPE或7LPP。臺(tái)積電EUV 7FFP略好于三星“ 第三代”7nm。

SRAM cell size（SRAM單元尺寸）

我認(rèn)為所有三星三代以及臺(tái)積電的兩代的SRAM單元尺寸是相同的，但我不確定。三星的SRAM單元略小一些。

Scotten認(rèn)為，總的來(lái)說(shuō)，這兩家的工藝在密度上是相似的，但臺(tái)積電會(huì)在產(chǎn)能提升方面會(huì)處于領(lǐng)先地位。