MAXII內(nèi)部震蕩時(shí)鐘使用實(shí)例
MAXII內(nèi)部震蕩時(shí)鐘使用實(shí)例
①新建工程，并建一個(gè)verilog文檔作為頂層設(shè)計(jì)文件。
②配置內(nèi)部振蕩器的宏功能。點(diǎn)擊Tools?MegaWizardPlug-InManager…，彈出如圖5.25所示的對(duì)話框。使用第一個(gè)默認(rèn)選項(xiàng)新建一個(gè)宏功能，再點(diǎn)擊“next”。
然后在新彈出的窗口中如圖5.26進(jìn)行選擇設(shè)置。功能部分選擇I/O下拉選項(xiàng)的最后一個(gè)“MAXIIoscillator”，器件選擇“MAXII”，語(yǔ)言選擇“VerilogHDL”，在輸出文件最后加上文件名，這里命名為“internal_osc”。完成設(shè)置后點(diǎn)擊“next”。
③往后就是具體的晶振的設(shè)置了，在第一步ParameterSetting里選擇使用的晶振頻率，EDA里也沒有需要設(shè)置的，Summary里選擇需要的輸出文件即可。
在配置完成后點(diǎn)擊“Finish”即可，然后到文件輸出的文件夾下找到internal_osc_inst.v文件，它是一個(gè)配置好的宏功能的例化文件，拷貝到我們的工程頂層下進(jìn)行更改。更改后的頂層源代碼如下：
聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用，如有內(nèi)容侵權(quán)或者其他違規(guī)問題，請(qǐng)聯(lián)系本站處理。
舉報(bào)投訴
-
時(shí)鐘
+關(guān)注
關(guān)注
11文章
1901瀏覽量
133244 -
MAXII
+關(guān)注
關(guān)注
0文章
2瀏覽量
6879
發(fā)布評(píng)論請(qǐng)先 登錄
相關(guān)推薦
熱點(diǎn)推薦
ADXL355內(nèi)部時(shí)鐘的精度或者誤差為多少呢？
ADXL355使用內(nèi)部時(shí)鐘，采樣率ODR設(shè)置為125HZ，但通過DRDY引腳測(cè)試出數(shù)據(jù)輸出采樣率大概在125~126hz左右，與設(shè)定的125hz會(huì)稍微偏差大一點(diǎn)，我想咨詢一下我們這款A(yù)DXL355傳感器使用內(nèi)部
發(fā)表于 04-16 07:18
ADS1298芯片內(nèi)部有無時(shí)鐘源呢？
我想問一下ADS1298芯片內(nèi)部有無時(shí)鐘源呢？如果有那頻率是不是：2.048MHz呢？
如果不外接時(shí)鐘源，這個(gè)芯片能否正常工作呢？
發(fā)表于 02-08 06:06
ADS8363的內(nèi)部SAR ADC時(shí)鐘是否是由CLOCK引腳上輸入的時(shí)鐘信號(hào)提供的？
最近正在使用ADS8363和ARM MCU 做數(shù)據(jù)采集應(yīng)用，兩通道同步采樣，采用頻率在60k左右。問題如下：
ADS8363的內(nèi)部SAR ADC時(shí)鐘是否是由CLOCK引腳上輸入的時(shí)鐘信號(hào)提供
發(fā)表于 01-22 07:15
LC震蕩器相位噪聲的分析與仿真
使用巨霖PowerExpert搭建一個(gè)交叉耦合震蕩器結(jié)構(gòu)示意圖，其中電感兩側(cè)的電阻和電容作為電感的等效模型，并不真實(shí)存在。原理是LC tank并聯(lián)一個(gè)等效負(fù)電阻，實(shí)現(xiàn)持續(xù)震蕩。
用SPI來配置ADS7229芯片，用外部時(shí)鐘SCLK和內(nèi)部時(shí)鐘CCLK有區(qū)別嗎？
第一次用SPI來配置ADS7229芯片，手冊(cè)看的是“坐立不安”，能否幫忙解惑幾個(gè)問題，若能得到您的指點(diǎn)，不勝感激，愿您生活愉快！
1.用外部時(shí)鐘SCLK和內(nèi)部時(shí)鐘CCLK有區(qū)別嗎？只知道外部
發(fā)表于 12-23 07:58
TLV320ADC6140內(nèi)部有時(shí)鐘源嗎？
datasheet里說有內(nèi)部時(shí)鐘源，并建議使用內(nèi)部時(shí)鐘。
但是應(yīng)用文檔中有提到芯片作為i2s的master模式下時(shí)需要外部提供MCLK？
所以，芯片
發(fā)表于 12-03 08:12
時(shí)序約束一主時(shí)鐘與生成時(shí)鐘
一、主時(shí)鐘create_clock 1.1 定義 主時(shí)鐘是來自FPGA芯片外部的時(shí)鐘，通過時(shí)鐘輸入端口或高速收發(fā)器GT的輸出引腳進(jìn)入FPGA內(nèi)部
使用LMK04228輸出100MHZ的波形，出現(xiàn)了類似震蕩的情況，導(dǎo)致FPGA端的時(shí)鐘無法鎖定，怎么解決？
你好，這是我使用LMK04228輸出100MHZ的波形，用差分探頭測(cè)量芯片輸出端0.1uF后端的波形，發(fā)現(xiàn)出現(xiàn)了類似震蕩的情況，導(dǎo)致FPGA端的時(shí)鐘無法鎖定。
麻煩幫我們分析一下存在的問題和原因，謝謝。
發(fā)表于 11-11 17:29
TAS5731M內(nèi)部有主時(shí)鐘MCLK嗎？
TAS5731M內(nèi)部有主時(shí)鐘MCLK嗎？我怎么沒看到
原文：
TAS5731M檢查來驗(yàn)證SCLK 32 fS是一個(gè)特定的值,48 fS,或64 fS。DAP只支持一個(gè)1
×fS LRCLK。這些
發(fā)表于 10-25 07:12
INA286輸出震蕩的原因？
目前正在做INA286電流檢測(cè)的應(yīng)用，具體電路圖如下所示，目前問題為在輸入電力在5mA到10mA左右，INA286輸出端出現(xiàn)無規(guī)律震蕩！導(dǎo)致比較器輸出也隨著震蕩！目前不知道是否為INA286引起
發(fā)表于 08-28 06:46
OPA847進(jìn)行跨阻放大震蕩的原因？
電容還是震蕩？后來去掉APD，將輸入直接接地不震蕩，將輸入懸空繼續(xù)震蕩，后來將反饋電容去掉之后懸空和加上APD都不再震蕩（測(cè)試時(shí)斷開后級(jí)連接，直接測(cè)輸出），這是什么原理？希望有人幫忙分
發(fā)表于 08-09 06:18
LMH6518芯片內(nèi)部前級(jí)放大器高增益時(shí)發(fā)生震蕩怎么解決？
LMH6518芯片內(nèi)部前級(jí)放大器高增益時(shí)發(fā)生震蕩。在我們使用LMH6518放大器時(shí)，芯片（內(nèi)部）的預(yù)放大部分（pre_amp）由10dB切換到30dB時(shí)，在無輸入信號(hào)的情況下，輸出出現(xiàn)約400MHz左右的
發(fā)表于 07-31 07:05
使用TLV3201遇到輸出震蕩的原因？怎么解決？
你好，我在使用TLV3201碰到輸出震蕩的問題，麻煩確認(rèn)一下是否使用錯(cuò)誤。
1、TLV3201的最大輸入頻率是多少，我沒有在手冊(cè)上找到，請(qǐng)?zhí)峁┮幌?2、當(dāng)輸入信號(hào)是1M時(shí)，比較器能正常工作如圖
當(dāng)輸入信號(hào)是2M 時(shí)，輸出開始出現(xiàn)震蕩
發(fā)表于 07-29 07:29
工商網(wǎng)監(jiān)
評(píng)論