chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

FPGA設(shè)計(jì)論壇

文章:460 被閱讀:138.1w 粉絲數(shù):75 關(guān)注數(shù):0 點(diǎn)贊數(shù):25

廣告

高速接口7系列收發(fā)器GTP介紹

1. 前言 最近在做以太網(wǎng)相關(guān)的東西,其中一個(gè)其中想要使用MAC通過光電轉(zhuǎn)換模塊來完成數(shù)據(jù)的收發(fā)。在....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-24 11:53 ?1012次閱讀
高速接口7系列收發(fā)器GTP介紹

FPGA實(shí)現(xiàn)AXI4總線的讀寫

AWID[3:0]與ARID[3:0]:對(duì)于只有一個(gè)主機(jī)從機(jī)設(shè)備,該值可設(shè)置為任意。
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-22 15:04 ?3202次閱讀
FPGA實(shí)現(xiàn)AXI4總線的讀寫

RAM-Based Shift Register Xilinx IP核的使用

一般來講,如果要實(shí)現(xiàn)移位寄存器的話,通常都是寫RTL用reg來構(gòu)造,比如1bit變量移位一個(gè)時(shí)鐘周期....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-21 15:42 ?2509次閱讀
RAM-Based Shift Register Xilinx IP核的使用

XILINX FPGA CLB單元之移位寄存器

一、移位寄存器 SLICEM函數(shù)發(fā)生器也可以配置為32位移位寄存器,而無需使用slice中可用的觸發(fā)....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-16 17:45 ?812次閱讀
XILINX FPGA CLB單元之移位寄存器

xilinx FPGA IOB約束使用以及注意事項(xiàng)

xilinx FPGA IOB約束使用以及注意事項(xiàng) 一、什么是IOB約束 在xilinx FPGA中....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-16 11:02 ?918次閱讀
xilinx FPGA IOB約束使用以及注意事項(xiàng)

XADC IP核介紹

1. XADC介紹 xadc在 所有的7系列器件上都有支持,通過將高質(zhì)量模擬模塊與可編程邏輯的靈活性....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-15 16:53 ?1115次閱讀
XADC IP核介紹

數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)

一.依據(jù)模擬環(huán)設(shè)計(jì)數(shù)字環(huán) 根據(jù)信號(hào)與系統(tǒng)的分析理論,一個(gè)系統(tǒng)完全由系統(tǒng)函數(shù)來確定,因此我們可從系統(tǒng)函....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-14 11:14 ?658次閱讀
數(shù)字鎖相環(huán):二階環(huán)的FPGA實(shí)現(xiàn)

PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測(cè)試

1.1 課程介紹? 這一章開始主要介紹 XILINX FPGA PICE IP XDMA IP的使用....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-13 09:38 ?1530次閱讀
PCIE XDMA開發(fā)環(huán)境搭建以及環(huán)路測(cè)試

FPGA頻率測(cè)量的三種方法

1、FPGA頻率測(cè)量? 頻率測(cè)量在電子設(shè)計(jì)和測(cè)量領(lǐng)域中經(jīng)常用到,因此對(duì)頻率測(cè)量方法的研究在實(shí)際工程應(yīng)....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-09 09:37 ?746次閱讀
FPGA頻率測(cè)量的三種方法

Vivado Xilinx FFT IP核v9.0使用說明

一 傅里葉變換FFT 想必大家對(duì)傅里葉老人家都不陌生了,網(wǎng)上也有這方面的很多資料。通過FFT將時(shí)域信....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-08 11:33 ?1876次閱讀
Vivado Xilinx FFT IP核v9.0使用說明

基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

1 概述 GigE Vision是一個(gè)比較復(fù)雜的協(xié)議,要在FPGA中完全實(shí)現(xiàn)具有較大的難度。如果FP....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-07 09:34 ?1042次閱讀
基于FPGA的GigE Vision相機(jī)圖像采集方案設(shè)計(jì)

FPGA在AI方面有哪些應(yīng)用

隨著人工智能技術(shù)的飛速發(fā)展,對(duì)計(jì)算性能的需求也日益增長。FPGA(現(xiàn)場(chǎng)可編程門陣列)作為一種高性能、....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-06 17:37 ?1407次閱讀

ZYNQ基礎(chǔ)---AXI DMA使用

前言 在ZYNQ中進(jìn)行PL-PS數(shù)據(jù)交互的時(shí)候,經(jīng)常會(huì)使用到DMA,其實(shí)在前面的ZYNQ學(xué)習(xí)當(dāng)中,也....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-06 11:13 ?2355次閱讀
ZYNQ基礎(chǔ)---AXI DMA使用

FIFO IP核的使用教程

在數(shù)字設(shè)計(jì)中,利用FIFO進(jìn)行數(shù)據(jù)處理是非常普遍的應(yīng)用,例如,實(shí)現(xiàn)時(shí)鐘域交叉、低延時(shí)存儲(chǔ)器緩存、總線....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 01-03 09:36 ?2886次閱讀
FIFO IP核的使用教程

基于FPGA的CIC濾波器設(shè)計(jì)

這個(gè)概念是相對(duì)于單速率(Single Rate)信號(hào)處理而言的。單速率 是指整個(gè)信號(hào)處理流程中只有一....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-30 15:10 ?1468次閱讀
基于FPGA的CIC濾波器設(shè)計(jì)

利用FPGA實(shí)現(xiàn)USB 2.0通信接口

USB?2.0接口的實(shí)現(xiàn)方式 利用FPGA來實(shí)現(xiàn)USB 2.0接口的方式一般有兩種,一是借助外圍的U....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-30 13:59 ?2899次閱讀
利用FPGA實(shí)現(xiàn)USB 2.0通信接口

RGMII接口及其時(shí)序規(guī)范

1 接口定義 RGMII 由 GMII (Gigabit Media Independent Int....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-30 09:55 ?4951次閱讀
RGMII接口及其時(shí)序規(guī)范

大多數(shù)FPGA的程序存儲(chǔ)器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

FPGA的主要應(yīng)用:? FPGA由于其較高的價(jià)格和成本,決定了FPGA不能像單片機(jī)那樣被廣泛的使用,....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-24 11:04 ?1282次閱讀
大多數(shù)FPGA的程序存儲(chǔ)器(FLASH)為什么都放在外面呢?FPGA的主要應(yīng)用

基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

直方圖統(tǒng)計(jì)的原理 直方圖統(tǒng)計(jì)從數(shù)學(xué)上來說,是對(duì)圖像中的像素點(diǎn)進(jìn)行統(tǒng)計(jì)。圖像直方圖統(tǒng)計(jì)常用于統(tǒng)計(jì)灰度圖....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-24 10:24 ?790次閱讀
基于FPGA實(shí)現(xiàn)圖像直方圖設(shè)計(jì)

基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)

一、CAN總線協(xié)議介紹 CAN是 Controller Area Network 的縮寫(以下稱為 ....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-21 14:49 ?2227次閱讀
基于Xilinx的A7系列FPGA的CAN總線協(xié)議開發(fā)

高速串行總線系列-IBERT使用介紹

前言 在調(diào)試MGT Bank的時(shí)候總會(huì)出現(xiàn)這樣那樣的問題,我們有時(shí)候會(huì)用到這個(gè)工具IBERT,那IB....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-20 09:38 ?1983次閱讀
高速串行總線系列-IBERT使用介紹

JESD204B使用說明

JESD204B IP核作為接收端時(shí),單獨(dú)使用,作為發(fā)送端時(shí),可以單獨(dú)使用,也可以配合JESD204....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-18 11:31 ?1625次閱讀
JESD204B使用說明

基于FPGA技術(shù)的智能交通信號(hào)燈控制系統(tǒng)

一、項(xiàng)目概述 隨著城市交通流量的不斷增長,傳統(tǒng)交通信號(hào)燈控制系統(tǒng)已難以滿足高效、智能的交通管理需求。....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-18 10:07 ?1670次閱讀

FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

概述:?利用FPGA實(shí)現(xiàn)AD芯片的時(shí)序,進(jìn)一步實(shí)現(xiàn)與AD芯片數(shù)據(jù)的交互,主要熟悉FPGA對(duì)時(shí)序圖的實(shí)....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-17 15:27 ?1090次閱讀
FPGA驅(qū)動(dòng)AD芯片之實(shí)現(xiàn)與芯片通信

Verilog例化說明

Verilog例化說明 1.什么是模塊例化?為什么要例化? 模塊例化可以理解成模塊調(diào)用。對(duì)于一個(gè)FP....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-17 11:29 ?2210次閱讀
Verilog例化說明

SOPC、SoC 、FPGA的異同優(yōu)缺點(diǎn)介紹及常見應(yīng)用場(chǎng)景

一、關(guān)于SoC 概念:SoC(System On Chip)為片上系統(tǒng)或系統(tǒng)級(jí)芯片,就是在單一芯片上....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-17 11:15 ?1624次閱讀
SOPC、SoC 、FPGA的異同優(yōu)缺點(diǎn)介紹及常見應(yīng)用場(chǎng)景

SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

1. 概述 本文是用于記錄srio的學(xué)習(xí)情況,以及一些對(duì)xilinx的vivado 2017.4中生....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-10 16:24 ?2857次閱讀
SRIO介紹及xilinx的vivado 2017.4中生成srio例程代碼解釋

FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)

一、系統(tǒng)總體方案設(shè)計(jì) 為了滿足油田增壓站對(duì)數(shù)據(jù)采集的需求,我們?cè)O(shè)計(jì)了一套基于FPGA的多通道數(shù)據(jù)采集....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-09 10:45 ?818次閱讀
FPGA的多通道數(shù)據(jù)采集傳輸系統(tǒng)

圖像高斯濾波的原理及FPGA實(shí)現(xiàn)思路

1.概念 高斯分布 圖像濾波之高斯濾波介紹 圖像處理算法|高斯濾波 高斯濾波(Gaussian fi....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-07 09:12 ?1912次閱讀
圖像高斯濾波的原理及FPGA實(shí)現(xiàn)思路

Vivado之實(shí)現(xiàn)布局布線流程介紹

一、前言 本文將介紹Vivado進(jìn)行綜合,以及布局布線的內(nèi)部流程,熟悉該流程后結(jié)合Settings中....
的頭像 FPGA設(shè)計(jì)論壇 發(fā)表于 12-06 09:08 ?1780次閱讀
Vivado之實(shí)現(xiàn)布局布線流程介紹