FPGA雜記

關(guān)注

文章：5 被閱讀：3.7w 粉絲數(shù)：2 關(guān)注數(shù)：0 點贊數(shù)：0

verilog運算符的優(yōu)先級

先給大家出一個題目：當(dāng)x為5時，y=x << 6 + x <<3 + x << 2 + x的結(jié)果為多少，即y的值是多少？

FPGA雜記發(fā)表于 01-19 10:36 ?4179次閱讀

下載vscode老版本離線插件vsix文件的流程如下

FPGA雜記發(fā)表于 12-20 09:26 ?19700次閱讀

JESD204B接口一般用在高速的AD和DA芯片上，用于傳輸采集到的數(shù)據(jù)。該接口相比LVDS可以減少....

FPGA雜記發(fā)表于 12-22 09:45 ?3159次閱讀

Xilinx-vivado的網(wǎng)表形式有edf和dcp兩個方式，兩個方式各有不同。對于仿真來說，兩者均....

FPGA雜記發(fā)表于 12-20 10:06 ?6320次閱讀

Xilinx提供的手冊《ug1144-petalinux-tools-reference-guide....

FPGA雜記發(fā)表于 12-01 09:22 ?3880次閱讀