AD9528 提供14路LVDS/HSTL輸出的JESD204B時鐘發(fā)生器

數(shù)據(jù)： AD9528產(chǎn)品技術英文資料手冊

優(yōu)勢和特點

14路輸出，可配置為HSTL或LVDS
最大輸出頻率：
6路輸出高達1.25 GHz
8路輸出高達1 GHz
取決于壓控晶體振蕩器
- (VCXO)頻率精度（啟動頻率精度：<±100 ppm）
每路輸出均提供專用的8位分頻器
粗調(diào)延遲： 63個步長為RF VCO分頻器輸出頻率一半的步進，不受抖動影響
微調(diào)延遲： 15個步進，分辨率為31 ps

典型輸出間偏斜： 20 ps
針對奇數(shù)分頻器設置提供占空比校正
輸出12和輸出13，上電時VCXO輸出
絕對輸出抖動： <160 f_S（122.88 MHz時）
12 kHz至20 MHz積分范圍
數(shù)字鎖頻檢測
SPI和I2C兼容型串行控制端口
雙PLL架構
- PLL1
  - 利用外部VCXO實現(xiàn)參考輸入時鐘清零
  - 鑒相器速率：最高110 MHz
  - 冗余參考輸入
  - 自動和手動參考切換模式
  - 恢復式和非恢復式切換
  - 保持模式支持參考丟失檢測
  - VCXO提供的低噪聲LVDS/HSTL輸出可用于射頻/中頻(RF/IF)頻率合成器
- PLL2
  - 鑒相器速率：最高275 MHz
  - 集成低噪聲VCO

產(chǎn)品詳情

AD9528是一款雙級PLL，集成JESD204B SYSREF發(fā)生器，可用于多器件同步。第一級鎖相環(huán)(PLL) (PLL1)通過減少系統(tǒng)時鐘的抖動，從而實現(xiàn)輸入基準電壓調(diào)理。第二級PLL (PLL2)提供高頻時鐘，可實現(xiàn)來自時鐘輸出驅動器的較低積分抖動以及較低寬帶噪聲。外部VCXO提供PLL2所需的低噪聲基準電壓，以滿足苛刻的相位噪聲和抖動要求，實現(xiàn)可以接受的性能。片內(nèi)VCO的調(diào)諧頻率范圍為3.450 GHz至4.025 GHz。集成的SYSREF發(fā)生器輸出單次、N次或連續(xù)信號，并與PLL1和PLL2輸出同步，以便對齊多個器件的時間。

AD9528產(chǎn)生最高頻率為1.25 GHz的六路輸出（輸出0至輸出3、輸出12和輸出13），以及最大頻率高達1 GHz的八路輸出。每一路輸出均可配置為直接從PLL1、PLL2或內(nèi)部SYSREF發(fā)生器輸出。14路輸出通道的每一路都包含一個帶數(shù)字相位粗調(diào)功能的分頻器，以及一個模擬微調(diào)相位延遲模塊，允許全部14路輸出具有時序對齊的高度靈活性。AD9528還可用作靈活的雙通道輸入緩沖器，以便實現(xiàn)14路器件時鐘和/或SYSREF信號的分配。上電時，AD9528直接向輸出12和輸出13發(fā)送VCXO信號，用作上電就緒時鐘。