具有清零和預(yù)置端的單路正邊沿觸發(fā)式 D 型觸發(fā)器
| Number of channels (#) | 1 |
| Technology Family | LVC |
| Supply voltage (Min) (V) | 1.65 |
| Supply voltage (Max) (V) | 5.5 |
| Input type | Standard CMOS |
| Output type | Push-Pull |
| Clock Frequency (Max) (MHz) | 200 |
| IOL (Max) (mA) | 32 |
| IOH (Max) (mA) | -32 |
| ICC (Max) (uA) | 10 |
| Features | Balanced outputs, Very high speed (tpd 5-10ns), Over-voltage tolerant inputs, Partial power down (Ioff) |
- 采用德州儀器 (TI) NanoFree? 封裝
- 支持 5V VCC 運行
- 輸入電壓高達 5.5V
- 3.3V 時 tpd 最大值為 5.9ns
- 低功耗，ICC 最大值為 10μA
- 3.3V 時的輸出驅(qū)動為 ±24mA
- VOLP（輸出接地反彈）典型值 小于 0.8V（VCC = 3.3V、TA = 25°C 時）
- VOHV（輸出 VOH 下沖）典型值 大于 2V（VCC = 3.3V、TA = 25°C 時）
- Ioff 支持帶電插入、局部關(guān)斷模式和后驅(qū)動保護
- 閂鎖性能超過 100mA，符合 JESD 78 II 類規(guī)范的要求
- ESD 保護性能超過 JESD 22 規(guī)范要求
- 2000V 人體放電模型
- 200V 機器放電模型
- 1000V 充電器件模型
這款單路上升沿觸發(fā) D 類觸發(fā)器需在 1.65V 至 5.5V VCC 下運行。
NanoFree? 封裝技術(shù)是 IC 封裝概念的一項重大突破，它將硅晶片用作封裝。
預(yù)設(shè) (PRE) 或清零 (CLR) 輸入端的低電平將會設(shè)置或重置輸出，而不受其他輸入端的電平的影響。當(dāng) PRE 和 CLR 處于非活動狀態(tài)（高電平）時，數(shù)據(jù) (D) 輸入處滿足設(shè)置時間要求的數(shù)據(jù)將傳輸?shù)綍r鐘脈沖正向緣上的輸出處。時鐘觸發(fā)在一定電壓電平下發(fā)生，與時鐘脈沖的上升時間沒有直接關(guān)系。經(jīng)過保持時間間隔后，可以更改 D 輸入端的數(shù)據(jù)而不影響輸出端的電平。
該器件完全符合使用 Ioff 的部分斷電應(yīng)用的規(guī)范要求。Ioff 電路禁用輸出，從而可防止其斷電時破壞性電流從該器件回流。
