Dual Arm Cortex-A72, quad Cortex-R5F, 4-port Ethernet switch, and a PCIe controller
| Arm CPU | 2 Arm Cortex-A72 |
| Arm MHz (Max.) | 2000 |
| Co-processor(s) | MCU Island of 1 Dual Arm Cortex-R5, SoC of 1 Dual Arm Cortex-R5 |
| CPU | 64-bit |
| Protocols | Ethernet, TSN |
| Ethernet MAC | 4-Port 2.5Gb switch |
| PCIe | 1 PCIe Gen 3 |
| Features | Networking |
| Operating system | Linux, RTOS |
| Security | Debug security, Secure boot, Secure storage & programming, Cryptography, Trusted execution environment, Software IP protection, Device identity, Isolation firewalls |
| Rating | Automotive |
| Power supply solution | TPS6594-Q1, LP8764-Q1 |
| Operating temperature range (C) | -40 to 125 |
處理器內(nèi)核：
- 雙核 64 位 Arm Cortex-A72 微處理器子系統(tǒng)，性能高達 2.0GHz、24K DMIPS
- 每個雙核 Cortex-A72 集群具有 1MB L2 共享緩存
- 每個 A72 內(nèi)核具有 32KB L1 數(shù)據(jù)緩存和 48KB L1 指令緩存
- 4 個 Arm Cortex-R5F MCU，性能高達 1.0GHz，具有可選鎖步操作，8K DMIPS
- 32K 指令緩存，32K 數(shù)據(jù)緩存，64K L2 TCM
- 隔離 MCU 子系統(tǒng)中有 2 個 Arm Cortex-R5F MCU
- 通用計算分區(qū)中有 2 個 Arm Cortex-R5F MCU
存儲器子系統(tǒng)：
- 1MB 的片上 L3 RAM（具有 ECC 和一致性）
- ECC 錯誤保護
- 共享一致性緩存
- 支持內(nèi)部 DMA 引擎
- 外部存儲器接口 (EMIF) 模塊（具有 ECC）
- 支持 LPDDR4 存儲器類型
- 支持高達 3200MT/s 的速度
- 具有內(nèi)聯(lián) ECC 總線的 32 位和 16 位數(shù)據(jù)總線，數(shù)據(jù)速率高達 12.8GB/s
- 通用存儲器控制器 (GPMC)
- 主域中的 512KB 片上 SRAM，受 ECC 保護
虛擬化：
- Arm Cortex-A72 中的管理程序支持
- 獨立處理子系統(tǒng)，帶 Arm Cortex-A72、Arm Cortex-R5F，采用隔離式安全 MCU 島
- IO 虛擬化支持
- 外設虛擬化單元 (PVU)，用于低延遲高帶寬的外設流量
- 針對存儲器和外設隔離的多區(qū)域防火墻支持
- 通過以太網(wǎng)、PCIe 和 DMA 提供虛擬化支持
-
器件安全（在部分器件型號上）：
- 安全引導，提供安全運行時支持
- 客戶可編程的根密鑰，級別高達 RSA-4K 或 ECC-512
- 嵌入式硬件安全模塊
- 加密硬件加速器 – 帶 ECC 的 PKA、AES、SHA、RNG、DES 和 3DES
功能安全：
- 以符合功能安全標準為目標（在部分器件型號上）
- 專為功能安全應用開發(fā)
- 文檔將有助于使 ISO 26262 和 IEC 61508 功能安全系統(tǒng)設計滿足 ASIL-D/SIL-3 要求
- 系統(tǒng)功能符合 ASIL-D/SIL-3 要求
- 對于 MCU 域，硬件完整性符合 ASIL-D/SIL-3 要求
- 對于主域的擴展 MCU (EMCU) 部分，硬件完整性符合 ASIL-D/SIL-3 要求
- 對于主域的其余部分，硬件完整性符合 ASIL-B/SIL-2 要求
- 在 EMCU 和主域的其余部分之間提供 FFI 隔離
- 安全相關認證
- 計劃 的 ISO 26262 和 IEC 61508 認證
- 符合 AEC-Q100 標準（以 Q1 結尾的器件型號）
-
高速接口：
- 集成以太網(wǎng) TSN/AVB 交換機，支持最多 4 個 (DRA821U4) 或 2 個 (DRA821U2) 外部端口：
- 一個端口支持 5Gb、10Gb USXGMII/XFI
- 所有端口均支持 2.5Gb SGMII
- 所有端口均支持 1Gb SGMII/RGMII
- DRA821U4：任一個端口都可以支持 QSGMII（使用所有 4 個內(nèi)部端口）
- 無阻塞線速存儲和轉(zhuǎn)發(fā)交換機
- InterVLAN（第 3 層）路由支持
- 通過 IEEE 1588（附件 D、E 和 F）提供時間同步支持
- TSN/AVB 對流量調(diào)度和整形的支持
- 用于調(diào)試和診斷的端口監(jiān)視功能
- 管制和速率限制支持
- 安全 MCU 島中一個 RGMII/RMII 端口
- 集成以太網(wǎng) TSN/AVB 交換機，支持最多 4 個 (DRA821U4) 或 2 個 (DRA821U2) 外部端口：
- 一個 PCI-Express 第 3 代控制器
- 第 1 代、第 2 代和第 3 代均可使用，具有自動協(xié)商功能
- 4 個通道
- 一個 USB 3.1 第 1 代雙重角色器件子系統(tǒng)
- 支持 Type-C 開關
- 獨立配置為 USB 主機、USB 外設或 USB 雙重角色器件
汽車接口：
- 20 個 CAN-FD 端口
- 12 個通用異步接收器/發(fā)射器 (UART)
- 11 個串行外設接口 (SPI)
- 一個 8 通道 ADC
- 10 個內(nèi)部集成電路 (I2C?)
- 2 個改進的內(nèi)部集成電路 (I3C)
音頻接口：
- 3 個多通道音頻串行端口 (McASP) 模塊
閃存接口：
- 嵌入式多媒體卡 (eMMC? 5.1) 接口
- 支持高達 HS400 的速度
- 一個安全數(shù)字 3.0/安全數(shù)字輸入輸出 3.0 (SD3.0/SDIO3.0) 接口
- 一個 Octal SPI/Xccela?/HyperBus? 存儲器控制器 (HBMC) 接口
- 16nm FinFET 技術
- 17.2mm x 17.2mm，0.8mm 間距，IPC 3 類 PCB
Jacinto? DRA821x 處理器基于 Armv8 64 位架構，針對具有云連接能力的網(wǎng)關系統(tǒng)進行了優(yōu)化。片上系統(tǒng) (SoC) 設計可通過集成（尤其是系統(tǒng) MCU、功能安全和安全性特性以及可實現(xiàn)高速通信的以太網(wǎng)交換機）降低系統(tǒng)級成本和復雜性。集成式診斷和功能安全特性滿足 ASIL-D 和 SIL-3 認證要求。實時控制和低延遲通信由 PCIe 控制器和支持 TSN 的千兆位以太網(wǎng)交換機提供支持。
多達四種通用 Arm? Cortex?-R5F 子系統(tǒng)可以處理簡單的時序關鍵型處理任務，從而使 Arm? Cortex?-A72 核心不受高級應用和基于云的應用的影響。
Jacinto DRA821x 處理器還包含擴展 MCU (eMCU) 域的概念。該域是主域上處理器和外圍設備的子集，旨在實現(xiàn)更高的功能安全性，例如 ASIL-D/SIL-3。功能方框圖突出顯示了哪個 IP 包含在 eMCU 中。有關 eMCU 和功能安全的更多詳細信息，請參閱 DRA821 安全手冊處理器德州儀器 (TI) Jacinto? 7 產(chǎn)品系列 (SPRUIX4) 。
