| Arm CPU | 1 Arm9 |
| Arm MHz (Max.) | 345 |
| Co-processor(s) | C674x DSP |
| CPU | 32-bit |
| Display type | 1 LCD |
| Protocols | Ethernet |
| Ethernet MAC | 1-Port 10/100 |
| Hardware accelerators | PRUSS |
| Operating system | Linux, RTOS |
| Security | Device identity, Memory protection, Secure boot |
| Rating | HiRel Enhanced Product |
| Operating temperature range (C) | -55 to 125 |
- 重點內容
- 雙核片上系統(tǒng) (SoC)
- 345MHz ARM926EJ-S? 精簡指令集 (RISC) 微處理器單元 (MPU)
- 345MHz C674x 定點/浮點超長指令字 (VLIW) 數(shù)字信號處理器 (DSP)
- 支持 TI 的基本安全啟動
- 增強型直接內存訪問控制器 (EDMA3)
- 串行高級技術附件 (ATA)(SATA) 控制器
- DDR2 / 移動 DDR 內存控制器
- 2 個多媒體卡 (MMC) / 安全數(shù)字 (SD) 卡接口
- LCD 控制器
- 視頻端口接口 (VPIF)
- 10/100Mb/s 以太網(wǎng)媒介訪問控制 (MAC) (EMAC)
- 可編程實時單元子系統(tǒng)
- 3 個 可配置通用異步接收發(fā)送器 (UART) 模塊
- 具有集成物理層 (PHY) 的 USB 1.1 開放式主機控制器接口 (OHCI)（主機）
- 1 個多通道音頻串行端口
- 2 個 多通道緩沖串行端口
- 雙核片上系統(tǒng) (SoC)
- 雙核 SoC
- 345MHz ARM926EJ-S? RISC MPU
- 345MHz C674x 定點/浮點 VLIW DSP
- ARM926EJ-S 內核
- 32 位和 16 位 (Thumb?) 指令
- DSP 指令擴展
- 單周期 MAC
- ARM? Jazelle? 技術
- 用于實時調試的嵌入式 ICE-RT?
- ARM9 內存架構
- 16K 字節(jié)指令高速緩存
- 16K 字節(jié)數(shù)據(jù)高速緩存
- 8K 字節(jié) RAM（矢量表）
- 64K 字節(jié) ROM
- C674x? 指令集特性
- C67x+? 和 C64x+? ISA 的擴展集
- 高達 3648/2746 C674x 每秒百萬條指令 (MIPS) / 每秒百萬個浮點運算 (MFLOPS)
- 可尋址字節(jié)（8/16/32/64 位數(shù)據(jù)）
- 8 位溢出保護
- 位域提取、設定、清空
- 正?；?、飽和、位計數(shù)
- 緊湊 16 位指令
- C674x 2 級高速緩存存儲器架構
- 32K 字節(jié) L1P 程序 RAM / 高速緩存
- 32K 字節(jié) L1D 數(shù)據(jù) RAM / 高速緩存
- 256K字節(jié) L2 單一映射 RAM / 高速緩存
- 靈活 RAM / 高速緩存分區(qū)（L1 和 L2）
- 增強型直接內存訪問控制器 3 (EDMA3)：
- 2 個通道控制器
- 3 個傳輸控制器
- 64 個獨立 DMA 通道
- 16 個快速 DMA 通道
- 可編程傳輸突發(fā)尺寸
- TMS320C674x 浮點 VLIW DSP 內核
- 支持非對齊的載入-存回架構
- 64 個通用寄存器（32 位）
- 6 個算術邏輯單元 (ALU)（32/64 位）功能單元
- 支持 32 位整數(shù)，SP（IEEE 單精度 / 32 位）和 DP（IEEE 雙精度 / 64 位）浮點
- 每時鐘支持高達 4 個 SP 加法，每 2 個時鐘支持 4 個 DP 加法
- 每周期支持高達 2 個浮點（SP 或者 DP）倒數(shù)逼近 (RCPxP) 和平方根倒數(shù)逼近 (RSQRxP) 運算
- 2 個乘法功能單元
- 混合精度 IEEE 浮點乘法支持高達：
- 每時鐘 2 SP x SP → SP
- 每 2 個時鐘 2 SP x SP → DP
- 每 3 個時鐘 2 SP x DP → DP
- 每 4 個時鐘 2 DP x DP → DP
- 定點乘法每時鐘周期支持 2 個 32 x 32 位乘法，4 個 16 x 16 位乘法，或者 8 個 8 x 8 位乘法，和復雜乘法
- 混合精度 IEEE 浮點乘法支持高達：
- 指令壓縮減少代碼尺寸
- 所有指令所需條件
- 模塊環(huán)路
運行的硬件支持 - 受保護模式運行
- 對于錯誤檢測和程序重定向的額外支持
- 軟件支持
- TI DSP/BIOS?
- 芯片支持庫和 DSP 庫
- 128k 字節(jié) RAM 共享內存
- 1.8V 或 3.3V LVCMOS IO（USB 和 DDR2 接口除外）
- 2 個外部存儲器接口：
- EMIFA
- NOR（8/16 位寬數(shù)據(jù)）
- NAND（8/16 位寬數(shù)據(jù)）
- 具有 128MB 地址空間的 16 位 SDRAM
- DDR2 / 移動 DDR 內存控制器
- 具有 512MB 地址空間的 16 位 DDR2 SDRAM 或者
- 具有 256MB 地址空間的 16 位 mDDR SDRAM
- EMIFA
- 3 個可配置 16550 字節(jié) UART 模塊：
- 具有調制解調器 (Modem) 控制信號
- 16 字節(jié)先進先出 (FIFO)
- 16x 或者 13x 過度采樣選項
- LCD 控制器
- 2 個串行外設接口 (SPI)，每個接口都有多重芯片選擇功能
- 兩個多媒體卡 (MMC) / 安全數(shù)字 (SD) 卡接口和安全數(shù)據(jù) I/O (SDIO) 接口
- 2 個主/從內部集成電路 (I2C Bus?)
- 一個具有針對高帶寬的 16 位寬多路復用地址/數(shù)據(jù)總線的主機端口接口 (HPI)
- 可編程實時單元子系統(tǒng) (PRUSS)
- 2 個獨立可編程實時單元 (PRU) 內核
- 32 位載入/存回 RISC 架構
- 每內核 4K 字節(jié)指令 RAM
- 每內核 512 字節(jié)數(shù)據(jù) RAM
- 為了省電，可通過軟件將 PRU 子系統(tǒng) (PRUSS) 關閉
- 除了 PRU 內核的正常 R31 輸出，每個 PRU 的寄存器 30 可從子系統(tǒng)中輸出
- 標準電源管理機制
- 時鐘選通
- 在一個單一電源和睡眠控制器 (PSC) 時鐘選通域下的整個子系統(tǒng)
- 專用中斷控制器
- 專用開關型中心源
- 2 個獨立可編程實時單元 (PRU) 內核
- 具有集成型 PHY 的USB 1.1 OHCI （主機） (USB1)
- 具有集成型 PHY 的 USB 2.0 如影隨形 (OTG) (USB0)
- USB 2.0 高速/全速客戶端
- USB 2.0 高速/全速/低速主機
- 端點 0（控制）
- 端點 1，2，3，4（控制、批量、中斷、或者 ISOC）Rx 和 Tx
- 1 個多通道音頻串行端口：
- 2 個時鐘域和 16 個串行數(shù)據(jù)引腳
- 支持時分復用 (TDM)，I2S，和相似格式
- 支持動態(tài)互聯(lián)網(wǎng)技術 (DIT)
- 用于發(fā)射和接收的 FIFO 緩沖器
- 2 個多通道緩沖串行端口：
- 支持 TDM，I2S，和相似格式
- AC97 音頻編解碼器接口
- 電信接口（ST 總線，H100）
- 128 通道 TDM
- 用于發(fā)送和接收的 FIFO 緩沖器
- 10/100Mb/s 以太網(wǎng) MAC (EMAC)：
- IEEE 802.3 兼容
- MII 媒介獨立接口
- RMII 精簡媒介獨立接口
- 管理數(shù)據(jù) I/O (MDIO) 模塊
- 視頻端口接口 (VPIF)：
- 2 個 8 位 SD (BT.656)，單 16 位或者單一原始圖像數(shù)據(jù)（8 位 /10 位 / 12 位）視頻捕捉通道
- 2 個 8 位 SD (BT.656)，單一 16 位視頻顯示通道
- 通用并行端口 (uPP)：
- 到現(xiàn)場可編門陣列 (FPGA) 和數(shù)據(jù)轉換器的高速并行接口
- 2 個通道中的每一個通道的數(shù)據(jù)寬度為 8 位至 16 位（含 8 位和 16 位）
- 單一數(shù)據(jù)速率或者雙數(shù)據(jù)速率傳輸
- 支持含 START，ENABLE 和 WAIT（開始、使能和等待）控制的多重接口
- 串行 ATA(SATA) 控制器：
- 支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)
- 支持所有 SATA 電源管理特性
- 高達 32 條的硬件輔助本地命令隊列 (NCQ)
- 支持端口復用器和基于命令的開關
- 含 32KHz 振蕩器的實時時鐘 晶體振蕩器不能在超過 105°C 的環(huán)境中運行。 和獨立的電源軌
- 3 64 位通用定時器（每一個可配置為 2 個 32 位定時器）
- 1 個 64 位通用/看門狗定時器 （可被配置為 2 個 32 位通用定時器）
- 2 個增強型脈寬調制器 (eHRPWM)：
- 含周期和頻率控制的專用 16 位時基計數(shù)器
- 6 個單邊，6 個雙邊對稱或者 3 個雙邊不對稱輸出
- 死區(qū)生成
- 高頻載波實現(xiàn)的脈寬調制 (PWM) 斬波
- 觸發(fā)區(qū)輸入
- 3 個 32 位增強型捕捉模塊 (eCAP)：
- 可配置為 3 個捕捉輸入或者 3 個輔助脈寬調制器 (APWM) 輸出
- 多達 4 個事件時間戳的單脈沖捕捉
- 361 焊球 SnPb 塑料球狀引腳柵格陣列 (PBGA) 封裝 [GWT 后綴]，0.80mm 焊球間距
- 支持軍用溫度范圍（-55°C 至 125°C）
支持國防，航空航天，和醫(yī)療應用
- 受控基線
- 一個組裝/測試場所
- 一個制造場所
- 支持擴展溫度范圍 (-55°C/125°C)
- 延長的產品生命周期
- 延長的產品變更通知
- 產品可追溯性
OMAPL138B C6-Integra? DSP+ARM? 處理器是一款低功耗應用處理器，此處理器基于一個 ARM926EJ-S? 和一個 C674x DSP 內核。 它消耗的功率大大低于 TMS320C6000? 平臺的其它 DSP 產品。
此器件使得原始設備制造商 (OEM) 和原始設計制造商 (ODM) 通過完全集成的混合處理器解決方案將特有穩(wěn)健耐用操作系統(tǒng)支持、豐富用戶界面以及高處理性能使用壽命的器件快速投放市場。
該器件的雙核架構兼具 DSP 和精簡指令集計算機 (RISC) 技術的優(yōu)點， 采用了一個高性能 TMS320C674x DSP 內核及一個 ARM926EJ-S 內核。
ARM926EJ-S 是 32 位 RISC 處理器內核，可執(zhí)行 32 位或 16 位指令和處理 32 位，16 位或 8 位數(shù)據(jù)。 該內核采用流水線結構，因此處理器和存儲器系統(tǒng)的所有部件能夠連續(xù)運作。
ARM 內核具有一個協(xié)處理器 15 (CP15)，保護模塊和具有表格后援緩沖器的數(shù)據(jù)和程序內存管理單元 (MMU)。 它具有分離的 16K 字節(jié)指令高速緩存和 16K 字節(jié)數(shù)據(jù)高速緩存。 這兩種高速緩存均與虛擬索引虛擬標簽 (VIVT) 四路關聯(lián)。 另外，ARM 內核還具有一個 8KB RAM （矢量表） 和 64KB ROM。
此器件的 DSP 內核使用 2 級基于高速緩存的架構。 1 級程序高速緩存 (L1P) 是 32kB 直接映射高速緩存，而 1 級數(shù)據(jù)高速緩存 (L1D) 則為 32kB 兩路組相關聯(lián)高速緩存。 2 級程序高速緩存 (L2P) 包含一個 256KB 的內存空間，為程序空間和數(shù)據(jù)空間所共用。 L2 內存可被配置為映射內存、高速緩存或這兩者的組合。 雖然 DSP L2 可由 ARM 或系統(tǒng)中的其他主機進行存取，但另外還提供了供其他主機使用的 128kB RAM 共享內存，而不會影響 DSP 的性能。
對于安全功能啟用的器件，TI 的基本安全啟動使用戶能夠保護自主知識產權并防止外部實體改變用戶開發(fā)的算法。 通過從基于硬件的“可信根”啟動，安全啟動流程確保了一個用于代碼執(zhí)行的已知正常啟動點。 在缺省情況下，JTAG 端口被鎖住以防止仿真和調試攻擊；但在應用開發(fā)的安全啟動過程中，此端口能夠被啟用。 啟動模塊本身是加密的同時存放在諸如閃存或者 EEPROM 的外部非易失性存儲器中，在安全啟動期間對啟動模塊進行解密和認證。 這樣保護了用戶的 IP 并使他們能夠安全地建立系統(tǒng)并使用已知的，可信的代碼開始器件操作。 基本安全啟動使用 SHA-1 或者 SHA-256，和 AES-128 來進行啟動鏡像確認。 它還使用 AES-128 來進行啟動鏡像加密。 此安全啟動流程采用多層加密方案，此方案不僅保護啟動過程而且提供安全升級啟動的功能和應用軟件代碼。 使用 1 個 NIST-800-22 認證的隨機數(shù)生成器生成一個只有此器件知道的 128 位器件專用密鑰來保護用戶密鑰。 當需要更新時，用戶使用其密鑰創(chuàng)建一個全新的加密鏡像。 然后通過一個諸如以太網(wǎng)的外部接口此器件能夠采集此鏡像，并且覆蓋現(xiàn)有代碼。 要了解所支持的安全特性或者 TI 的基本安全啟動，請參考 (SPRUGQ9)。
外設集包括：1 個具有管理數(shù)據(jù)輸入/輸出 (MDIO) 模塊的 10/100Mb/s 以太網(wǎng) MAC(EMAC)；1 個 USB2.0 OTG 接口；1 個 USB1.1 OHCI 接口；2 個內部集成電路 (I2C) 總線接口；1 個含 16 個串化器和 FIFO 緩沖器的多通道音頻串行接口 (McASP)；2 個具有多芯片選擇功能的 SPI 接口；4 個可配置 64 位通用定時器（其中一個定時器可配置成看門狗）；一個可配置 16 位主機端口接口 (HPI)；多達 16 引腳 9 通道的具有可編程中斷/事件生成模式的通用輸入/輸出 (GPIO)，與其它外設復用；3 個UART 接口（每個接口含 RTS 和 CTS）；2 個增強型高分辨率脈寬調制器 (eHRPWM) 外設；3 個 32 位增強型捕捉 (eCAP) 模塊外設，這些外設可被配置為 3 個捕捉輸入或者 3 個輔助脈寬調制器 (APWM) 輸出；和 2 個外部存儲器接口：1 個用于慢速存儲器或者外設的異步和 SDRAM 外部存儲器接口 (EMIFA)，和一個更高速的 DDR2 / 移動 DDR 控制器。
以太網(wǎng)媒體存取控制器 (EMAC) 在設備和網(wǎng)絡之間提供了一個高效接口。 EMAC 支持 10Base-T 和 100Base-TX，即半雙工或全雙工模式中的 10M 比特/秒 (Mbps) 和 100Mbps。 此外，還為 PHY 配置提供了一個管理數(shù)據(jù)輸入/輸出 (MDIO) 接口。 EMAC 支持 MII 和 RMII 接口：
SATA 控制器提供了一個至海量數(shù)據(jù)存儲設備的高速接口。 SATA 控制器支持 SATA I (1.5Gbps) 和 SATA II (3.0Gbps)。
通用并行端口 (uPP) 提供了一個至多種類型的數(shù)據(jù)轉換器，現(xiàn)場可編程門陣列 (FPGA) 或其他并行器件的高速接口。 UPP 在兩個通道上均支持 8 位至 16 位的可編程數(shù)據(jù)寬度。 單倍數(shù)據(jù)速率和雙倍數(shù)據(jù)速率以及 START，ENABLE 和 WAIT 信號均得到支持，旨在提供對各種數(shù)據(jù)轉換器的控制。
該器件包括一個視頻端口接口 (VPIF)，從而提供了一種靈活的視頻輸入/輸出端口。
豐富的外設集提供了控制外圍設備以及與外部處理器進行通信的能力。 如需了解每種外設的詳細信息，請查閱本文件后面的有關章節(jié)以及相關聯(lián)的外設參考指南。
此器件包含用于 ARM 和 DSP 的完整開發(fā)工具集。 這些開發(fā)工具包括 C 語言編譯器，用于簡化程序設計和調度的 DSP 匯編優(yōu)化器以及旨在將可視性引入源代碼執(zhí)行的 Windows? 調試程序界面。
