AD9865是一款混合信號前端(MxFE) IC，適合要求Tx和Rx路徑功能的收發(fā)器應(yīng)用，數(shù)據(jù)速率最高可達80 MSPS。靈活的數(shù)字接口、省電模式和發(fā)射-接收高隔離度，使該器件特別適合半雙工和全雙工應(yīng)用。該數(shù)字接口極為靈活，可與支持半雙工或全雙工數(shù)據(jù)傳輸?shù)臄?shù)字后端實現(xiàn)簡單接口，因此AD9865經(jīng)常用來取代分立式ADC和DAC解決方案。省電模式能夠降低個別功能模塊的功耗，或者在半雙工應(yīng)用中關(guān)斷未使用的模塊。串行端口接口(SPI?)允許對許多功能模塊進行軟件編程。片內(nèi)PLL時鐘乘法器和頻率合成器提供所有需要的內(nèi)部時鐘，以及單晶振或時鐘源的外部時鐘。
Tx信號路徑由一個可旁路的2/4倍低通插值濾波器、一個10位TxDAC和一個線路驅(qū)動器組成。在輸入數(shù)據(jù)速率為80 MSPS時，發(fā)射路徑信號帶寬可以高達34 MHz。TxDAC提供差分電流輸出，可將該輸出直接導(dǎo)引至外部負載，或?qū)б羶?nèi)部低失真電流放大器。電流放大器(IAMP)可以配置為電流或電壓模式線路驅(qū)動器（采用兩個外部NPN晶體管），能夠提供23 dBm以上的峰值信號功率。Tx功率可以進行數(shù)字控制，范圍為19.5 dB，步進為0.5 dB。
接收路徑由可編程放大器(RxPGA)、可調(diào)諧低通濾波器(LPF)和10位ADC組成。低噪聲RxPGA具有?12 dB至+48 dB的可編程增益范圍，步進為1 dB。對于36 dB以上的增益設(shè)置，其折合到輸入端的噪聲低于3 nV/rtHz。接收路徑LPF截止頻率可以在15 MHz至35 MHz范圍內(nèi)設(shè)置，或者簡單地予以旁路。10位ADC可以在5 MSPS至80 MSPS范圍內(nèi)實現(xiàn)出色的動態(tài)性能。RxPGA和ADC均能提供可調(diào)整的功耗，以實現(xiàn)功耗/性能優(yōu)化。
AD9865可以為許多寬帶調(diào)制解調(diào)器提供高度集成的解決方案。它采用節(jié)省空間的64引腳芯片級封裝，額定溫度范圍為?40°C至+85°C商用溫度范圍。
應(yīng)用
- 電力線網(wǎng)絡(luò)
- VDSL和HPNA
- 低成本3.3 V CMOS MxFE?，適合寬帶調(diào)制解調(diào)器
- 10位數(shù)模轉(zhuǎn)換器
- 2/4倍插值濾波器
- DAC更新速率：200 MSPS
- 集成23 dBm線路驅(qū)動器，具有19.5 dB增益控制范圍
- 10位、80 MSPS模數(shù)轉(zhuǎn)換器
- ?12 dB至+48 dB低噪聲RxPGA (< 3.0="" />
- 三階可編程低通濾波器
- 靈活的數(shù)字數(shù)據(jù)路徑接口
- 半雙工和全雙工操作
- 與AD9975和AD9875向后兼容
- 多種關(guān)斷/省電模式
- 內(nèi)部時鐘乘法器(PLL)
- 2路輔助可編程時鐘輸出
- 提供64引腳芯片級封裝或裸片
AD9081
AD9082
AD9961
AD9963
AD9868
AD9861-50
AD9861-80
AD9865
AD9866
AD9877
