AD9278針對低成本、低功耗、小尺寸及易于使用的應(yīng)用而設(shè)計。它內(nèi)置八通道的可變增益放大器(VGA)、低噪聲前置放大器(LNA)、抗混疊濾波器(AAF)、12位10 MSPS至65 MSPS模數(shù)轉(zhuǎn)換器(ADC)以及具有可編程相位旋轉(zhuǎn)的I/Q解調(diào)器。
每個通道均具有45 dB的可變增益范圍、完全差分信號路徑、有源輸入前置放大器終端、最大51 dB的增益以及轉(zhuǎn)換速率高達65 MSPS的ADC。通道專門針對動態(tài)范圍與低功耗而優(yōu)化，適合要求小封裝尺寸的應(yīng)用。
LNA具有單端轉(zhuǎn)差分增益，可以通過SPI進行選擇。增益為21.3 dB時，LNA輸入噪聲典型值為1.3 nV/?ìHz；在最大增益下，所有通道的折合到輸入端噪聲為1.3 nV/?ìHz。假設(shè)噪聲帶寬為15 MHz且LNA增益為21.3 dB，則輸入信噪比(SNR)約為88 dB。在CW多普勒模式下，各LNA輸出驅(qū)動一個I/Q解調(diào)器。各解調(diào)器具有16種相位設(shè)置，可以通過SPI實現(xiàn)獨立可編程相位旋轉(zhuǎn)。
AD9278要求采用LVPECL/CMOS/LVDS兼容型采樣速率時鐘信號，以便充分發(fā)揮其工作性能。對于大多數(shù)應(yīng)用來說，無需外部基準電壓源或驅(qū)動器件。
為獲得合適的LVDS串行數(shù)據(jù)速率，該ADC會自動倍乘采樣速率時鐘。它提供一個數(shù)據(jù)時鐘(DCO±)用于在輸出端捕獲數(shù)據(jù)，以及一個幀時鐘(FCO±)觸發(fā)器用于發(fā)送新輸出字節(jié)信號。
各通道可單獨進入掉電模式，從而延長便攜式應(yīng)用的電池使用時間。利用待機模式選項可以快速上電，以便開機重啟。以CW多普勒模式工作時，VGA、AAF和ADC均進入掉電模式。TGC路徑的功耗與可選ADC速度功耗模式成正比。
ADC內(nèi)置多種功能特性，例如可編程時鐘、數(shù)據(jù)對準、生成可編程數(shù)字測試碼等，可使器件的靈活性達到較佳、系統(tǒng)成本降至較低。數(shù)字測試碼包括內(nèi)置的固定碼和偽隨機碼，以及通過串行端口接口輸入的用戶自定義測試碼。
AD9278采用先進的BiCMOS工藝制造，提供10 mm × 10 mm、符合RoHS標準的144引腳BGA封裝，額定溫度范圍為?40°C至+85°C工業(yè)溫度范圍。
8通道LNA、VGA、AAF、ADC與I/Q解調(diào)器
- 低功耗：每通道88 mW（TGC模式，40 MSPS）；
每通道32 mW（CW模式） - 10 mm × 10 mm、144-ball CSP-BGA封裝
- TGC通道折合到輸入端噪聲：1.3 nV/√Hz，最大增益
- 靈活的省電模式
- 可從低功耗待機模式快速恢復(fù)：<2 μs
- 過載恢復(fù)：<10 ns
低噪聲前置放大器(LNA)
- 等效輸入端噪聲：1.25 nV/√Hz，增益= 21.3 dB
- 可編程增益：15.6 dB/17.9 dB/21.3 dB
- 0.1 dB壓縮：1000 mV p-p/750 mV p-p/450 mV p-p
- 雙模式有源輸入阻抗匹配
- 帶寬(BW)：>50 MHz
可變增益放大器(VGA)
- 衰減器范圍：-45 dB至0 dB
- 后置放大器增益(PGA)：21 dB/24 dB/27 dB/30 dB
- 線性dB增益控制
抗混疊濾波器(AAF)
- 可編程二階LPF范圍：8 MHz至18 MHz
- 可編程HPF
模數(shù)轉(zhuǎn)換器(ADC)
- 信噪比(SNR)：70 dB（12位，最高65 MSPS）
- 串行LVDS（ANSI-644，低功耗/減少信號）
CW模式I/Q解調(diào)器
- 獨立可編程相位旋轉(zhuǎn)
- 每通道輸出動態(tài)范圍：>158 dBc/√Hz
- 折合到輸出端信噪比：153 dBc/√Hz，1 kHz偏移，?3 dBFS
AD9480
AD9215-105
AD9215-65
AD9215-80
AD9236
AD9238-20
AD9238-40
AD9238-65
AD9244-40
AD9244-65
AD9430-170
AD9430-210
AD6645-105
AD6645-80
AD9433-105
AD9433-125
AD9218-105
AD9218-40
AD9218-65
AD9218-80
AD9235-20
