ADP5033在一個(gè)16引腳小型2 mm × 2 mm WLCSP封裝中集成了兩個(gè)高性能降壓調(diào)節(jié)器和兩個(gè)低壓差調(diào)節(jié)器(LDO)，可滿足嚴(yán)苛的性能和電路板空間要求。
降壓調(diào)節(jié)器的高開關(guān)頻率支持小型多層外部器件，并使電路板空間降至較小。當(dāng)MODE引腳設(shè)置為高電平時(shí)，降壓調(diào)節(jié)器以強(qiáng)制PWM模式工作。當(dāng)MODE引腳設(shè)置為低電平時(shí)，降壓調(diào)節(jié)器以強(qiáng)制節(jié)能模式(PSM)工作。當(dāng)負(fù)載接近標(biāo)稱值且負(fù)載電流降至預(yù)定義閾值以下時(shí)，調(diào)節(jié)器以PSM模式工作，以便改善輕負(fù)載效率。
為降低輸入電容要求和噪聲，兩個(gè)降壓器以錯(cuò)相工作。
ADP5033 LDO的低靜態(tài)電流、低壓差和寬輸入電壓范圍可延長便攜式設(shè)備的電池使用時(shí)間。在頻率高達(dá)10 kHz時(shí)，ADP5033 LDO能保持60 dB以上的電源抑制性能，而所需的電壓裕量則很低。
ADP5033中的調(diào)節(jié)器通過ENA和ENB引腳激活。ENA和ENB控制的具體通道由工廠編程設(shè)定。對(duì)使能引腳施加高電平將激活調(diào)節(jié)器。默認(rèn)輸出電壓可在工廠編程設(shè)置，選擇范圍廣泛。
應(yīng)用
- 適用于處理器、ASIC、FPGA和RF芯片組的電源
- 便攜式儀器儀表和醫(yī)療設(shè)備
- 空間受限器件
- 輸入電壓范圍：2.3 V至5.5 V
- 兩個(gè)800 mA降壓調(diào)節(jié)器和兩個(gè)300 mA LDO
- 2 mm × 2 mm、16引腳小型WLCSP封裝
- 調(diào)節(jié)器精度： ±1.8%
- 工廠可編程VOUTx
- 3 MHz降壓工作，支持強(qiáng)制PWM模式和自動(dòng)PWM/PSM模式
- 輸出電壓范圍：0.8 V至3.3 V
- 輸出電壓范圍：0.8 V至3.3V
- 低輸入電源電壓范圍：1.7 V至5.5 V
- 高PSRR、低輸出噪聲
MAX8660
MAX8661
MAX8614
LTC3541
LTC3541-1
MAX8620Y
LT1942
LTC3445
LT3471
LT3472
LT1941
MAX1586A
MAX1586B
MAX1586C
MAX1587A
MAX1587C
LT3463
LT3463A
LTC3450
MAX1585
LT1943
MAX1565
LT1945
