產(chǎn)品詳情介紹
AD9434BCPZ-500是一款12位單片采樣模數(shù)轉(zhuǎn)換器（ADC），針對高性能、低功耗和易用性進行了優(yōu)化。該部分工作在高達500 MSPS的轉(zhuǎn)換率，并優(yōu)化了在寬帶載波和寬帶系統(tǒng)的突出動態(tài)性能。所有必要的功能，包括采樣保持和電壓基準，都包含在芯片上，以提供完整的信號轉(zhuǎn)換解決方案。VREF引腳可用于監(jiān)控內(nèi)部參考或提供外部參考電壓（外部參考模式必須通過SPI端口啟用）。ADC需要1.8 V模擬電壓電源和一個差分時鐘以實現(xiàn)全性能操作。數(shù)字輸出與LVDS（ANSI-644）兼容，支持二進制補碼、偏移二進制格式或格雷碼。數(shù)據(jù)時鐘輸出可用于正確的輸出數(shù)據(jù)定時。
AD9434BCPZ-500 特征
信噪比=65 dBFS，頻率高達250 MHz，頻率為500 MSPS
fIN為10.5位ENOB，最高為250 MHz，500 MSPS（?1.0 dBFS）
在500 MSPS（?1.0 dBFS）頻率下，SFDR=78 dBc，最高250 MHz
集成輸入緩沖器
優(yōu)良的線性度
DNL=±0.5 LSB典型值
INL=±0.6 LSB典型值
500 MSPS時的LVDS（ANSI-644等級）
1GHz全功率模擬帶寬
片上參考，無需外部解耦
低功耗
500 MSPS-LVDS SDR模式下為690 mW
660兆瓦，500 MSPS-LVDS DDR模式
可編程（標稱）輸入電壓范圍
1.18 V p-p至1.6 V p-p，1.5 V p-p標稱值
1.8 V模擬和數(shù)字電源操作
可選輸出數(shù)據(jù)格式（偏移二進制，兩個補碼，格雷碼）
時鐘占空比穩(wěn)定器
集成數(shù)據(jù)時鐘輸出，帶有可編程時鐘和
數(shù)據(jù)對齊
AD9434BCPZ-500 應(yīng)用
無線和有線寬帶通信
電纜反向路徑
通信測試設(shè)備
雷達和衛(wèi)星子系統(tǒng)
功率放大器線性化
