PCB版自帶的集成電容一般是什么型號？

　　現(xiàn)代微處理器、數(shù)字信號處理器和專用集成電路等技術的飛速發(fā)展，已成為電磁干擾的主要來源。如今的主要輻射源不再是由不合理的步線、PCB板結構、阻抗失配或電源不穩(wěn)定原因所產(chǎn)生。器件的工作頻率已從20～50MHz發(fā)展到了200～5000MHz，甚至更高。隨著時鐘頻率的提升，每個VLSI器件存在切換電流，切換電流的傅里葉頻譜產(chǎn)生RF能量，使得數(shù)字器件必然會存在輻射。

　　現(xiàn)代集成電路工藝的發(fā)展使得上百萬的晶體管被集成到一塊小硅片上，生產(chǎn)工藝達到了0.18μm線寬。雖然硅片尺寸不斷收縮，但元件數(shù)量增加了，使得產(chǎn)品的批量生產(chǎn)、降低制造成本成為可能。同時，線寬越小，兩個邏輯門元件之間的傳輸延時就越短。但邊沿速率加快，輻射能力也就隨之增強，狀態(tài)切換效應在集成芯片內部之間感應的作用下，加大了能量損耗。

　　硅片需要從電源分配網(wǎng)絡中獲得電流，只有當電流達到一定數(shù)值時才能驅動傳輸線。邊沿速率越快，就需要提供達到更快速率的直流電流。切換開關在電源分配網(wǎng)絡中的來回轉換，會在電源PCB板和接地PCB板之間引起差模電流的不平衡。隨著共模、差模電流的失調，在EMI測試中，會發(fā)現(xiàn)共模電流在電纜組裝連接處或PCB元件中產(chǎn)生輻射。

　　元器件供應商可以采用不同的技術把去耦電容嵌入到集成芯片當中。一種方法是把硅晶片放到集成芯片之前先嵌入去耦電容。

　　雙層金屬膜中間再加一層介質層，就形成了一個質量可靠的平PCB板電容器。由于外加電壓很低，所以介質層可以做得很薄。對于一個很小的區(qū)域，它產(chǎn)生的電容完全可以滿足需要，并且有效的引線長度趨于零。另外，平行PCB板結構獲得的諧振頻率非常高。這種技術的優(yōu)勢突出在成本很低，在不需要分立去耦電容的情況下可以提高性能。

　　另外一種方法是在集成芯片中來用強壓技術形成去耦。高密度元件常常直接把表面安裝（SMT）電容加入到集成芯片之中。分立電容常在這個時候用于多芯片模塊中。根據(jù)硅盤入侵峰值電流沖激情況，以設各所需的充電電流為基礎來選擇合適的電容。此外，在元件產(chǎn)生自激時能對差模電流產(chǎn)生抑制作用。雖然內嵌有電容，在模塊外部同樣需要加上分立電容。

　　正如前面所述，元件在開關周期內，去耦電容提供了瞬時的充、放電。去耦電容必須向器件提供足夠快的充、放電過程以滿足開關操作的需要。電容的自激頻率取決于很多因素，不僅包括電容大小，還包括ESL、ESR等。

　　對于高速同步設計而言，CMOS功率損耗表現(xiàn)為容性放電效應。例如，—個在3.8V哇壓、200MHz頻率下的設備損耗4800mW的功率時，就會大約有4000pF的容性損耗。這可以在每個時鐘觸發(fā)下觀測得到。

　　CMOS邏輯門通過自身的輸入電容，對設備的耦合和輸入晶體的串聯(lián)電容來提供分有電容。這些內部電容并不等于運行所需的電容值。硅盤不允許使用另外的硅材料制作大眭容底PCB板，這是因為制造工藝決定了亞微米設計會消耗布線空間，同時需要支持氧化物層獻裝配。

　　電容電壓低失效的原因：

　　在電路設計中，有一種常見的認識，“器件的裕度設計在沒有把握的情況下，余量盡可能大就會可靠”，事實上這個觀點是錯誤的。對于安規(guī)電容來說，耐壓余量留的太大，也會導致一種失效，稱之為“低電壓失效”。

　　低電壓失效的機理是介質漏電流的存在。在較大濕度情況下，因為電容的不密封性，會導致潮氣滲入，在電容兩極加電壓時，滲入的潮氣表面會因其導電性形成漏電流，過量的漏電流會使電容的儲能特性大大降低，結果就表現(xiàn)為電容的特性喪失。這個現(xiàn)象在濕度儲存試驗后加電運行時最容易出現(xiàn)。

　　但經(jīng)過一段時間（不少于2h）的高溫儲存后，再開機，該電容的性能又可以恢復。

　　或者將電容拆下，給兩端加較高電壓（不低于0.7倍額定電壓的電壓值，如50V的電容，加不低于35V，不高于50V的電壓），加壓一小段時間后，再將電容焊上電路板，開機后，失效現(xiàn)象消失。

　　以上現(xiàn)象產(chǎn)生的機理如圖。填充介質中，滲入潮氣，會形成如圖所示的漏電流通路，其上會產(chǎn)生漏電流，導通通路上有電阻，因此會產(chǎn)生熱量I2R，當電容的額定耐壓值較大，而實際施加的電壓很小時（如施加10%的額定耐壓），熱量很小，不足以使潮氣揮發(fā)掉，因此表現(xiàn)為電容失效。但施加的電壓較大時，相同的電阻值，卻能產(chǎn)生較大的熱量，熱量會使潮氣快速揮發(fā)，電容特性很快恢復。因此，電容的耐壓值降額幅度過大，容易引發(fā)低電壓失效。一般以按照**降額到額定值的70%為宜。

　　高溫儲存試驗后，潮氣在高溫下快速揮發(fā)，電容特性可恢復。