元件按電氣性能分類為:電阻,電容(有極性,無極性),電感,晶體管(二極管,三極管),集成電路IC,端口(輸入輸出端口,連接器,插槽),開關(guān)系列,晶振,OTHER(顯示器件,蜂鳴器,傳感器,揚(yáng)聲器,受話器)

　　1.電阻: I.直插式 [1/20W 1/16W 1/10W 1/8W 1/4W]

　　II.貼片式 [0201 0402 0603 0805 1206]

　　III.整合式 [0402 0603 4合一或8合一排阻]

　　IIII.可調(diào)式[VR1~VR5]

　　2.電容: I.無極性電容[0402 0603 0805 1206 1210 1812 2225]

　　II.有極性電容 分兩種:

　　電解電容 [一般為鋁電解電容,分為DIP與SMD兩種]

　　鉭電容 [為SMD型: A TYPE (3216 10V) B TYPE (3528 16V) C TYPE (6032 25V) D TYPE (7343 35V)]

　　3.電感: I.DIP型電感

　　II.SMD型電感

　　4.晶體管: I.二極管[1N4148 (小功率) 1N4007(大功率) 發(fā)光二極管 (都分為SMD DIP兩大類)]

　　II.三極管 [SOT23 SOT223 SOT252 SOT263]

　　5.端口: I.輸入輸出端口[AUDIO KB/MS(組合與分立) LAN COM(DB-9) RGB(DB-15) LPT DVI USB(常規(guī),微型) TUNER(高頻頭) GAME 1394 SATA POWER_JACK等]

　　II.排針[單排 雙排 (分不同間距,不同針腳類型,不同角度)過 IDE FDD,與其它各類連接排線.

　　III.插槽 [DDR (DDR分為SMD與DIP兩類) CPU座 PCIE PCI CNR SD MD CF AGP PCMCIA]

　　6.開關(guān):I.按鍵式

　　II.點(diǎn)按式

　　III.拔動(dòng)式

　　IIII.其它類型

　　7.晶振: I.有源晶振 (分為DIP與SMD兩種包裝，一個(gè)電源PIN，一個(gè)GND PIN,一個(gè)訊號(hào)PIN)

　　II.無源晶振(分為四種包裝,只有接兩個(gè)訊號(hào)PIN，另有外売接GND)

　　8.集成電路IC:

　　I.DIP(Dual In-line Package)：雙列直插封裝。 & SIP(Single inline Package)：單列直插封裝

　　II.SOJ (Small Out-Line J-Leaded Package)：J形引線小外形封裝。 & SOP (Small Out-Line Package)：小外形封裝。

　　III.QFP (Quad Flat Package)：方形扁平封裝。

　　IIII.PLCC(Plastic Leaded Chip Carrier)：有引線塑料芯片栽體。

　　IV.PGA(Ceramic Pin Grid Arrau Package)插針網(wǎng)格陣列封裝技術(shù)

　　IV.BGA (Ball Grid Array)：球柵陣列，面陣列封裝的一種。

　　OTHERS: COB(Chip on Board)：板上芯片封裝。Flip-Chip：倒裝焊芯片。

　　9.Others

　　B: PIN的分辨與定義

　　1.二極管 & 有極性電容: (正負(fù)極 AC PN)

　　2.三極管 (BCE GDS ACA AIO)

　　3.排阻 & 排容 [13572468 12345678]

　　4.排針 [主要分兩種:1357.... 2468... 12345678...]

　　5.集成電路:集成電路的封裝大都是對(duì)稱式的,如果不在集成電路封裝上設(shè)立PIN識(shí)別標(biāo)示,則非常容易錯(cuò)接,反接等差錯(cuò),使産品設(shè)計(jì)失敗.

　　此項(xiàng)技能考核參考說明：

　　技能要求：B級(jí)B項(xiàng) 基本熟悉各種元件封裝以及基本腳位定義等

　　考題要求：

　　1. 說明十個(gè)各不相同元件的名稱與特點(diǎn)，由考核者在公司電腦中抓取

　　2. 新建一個(gè)線路圖，抓取十個(gè)有特殊腳位定義封裝，更改PIN定義與PIN連接訊號(hào)後，請(qǐng)考核者CHECK並改爲(wèi)正確定義。

　　考核標(biāo)準(zhǔn)：

　　1. 按考核題目要求抓取十個(gè)各不相同元件，要求全部正確，如對(duì)所抓元件有疑問可另行說明，如所抓取元件錯(cuò)誤，此項(xiàng)不通過(元件抓取錯(cuò)誤但有說明合理原因除外)

　　2. 按考核題目要求對(duì)十個(gè)PIN定義錯(cuò)誤元件進(jìn)行更改，如對(duì)元件PIN定義有疑問可另行說膽，如更改後PIN定義還是錯(cuò)誤，此項(xiàng)不通過(更改後PIN定義錯(cuò)誤, 但有說明合理原因除外)

　　說明：抓取正確的元件封裝與新建元件同樣重要，故不允許出錯(cuò)。如說明原因不容易界定者可安排重考。

　　附1: 集成電路封裝說明:

　　DIP封裝

　　DIP封裝(Dual In-line Package)，也叫雙列直插式封裝技術(shù)，指采用雙列直插形式封裝的集成電路芯片，絕大多數(shù)中小規(guī)模集成電路均采用這種封裝形式，其引腳數(shù)一般不超過100。DIP封裝的IC芯片有兩排引腳，需要插入到具有DIP結(jié)構(gòu)的芯片插座上。當(dāng)然，也可以直接插在有相同焊孔數(shù)和幾何排列的電路板上進(jìn)行焊接。DIP封裝的芯片在從芯片插座上插拔時(shí)應(yīng)特別小心，以免損壞管腳。DIP封裝結(jié)構(gòu)形式有：多層陶瓷雙列直插式DIP，單層陶瓷雙列直插式DIP，引線框架式DIP(含玻璃陶瓷封接式，塑料包封結(jié)構(gòu)式，陶瓷低熔玻璃封裝式)等。

　　DIP封裝具有以下特點(diǎn)：

　　1.適合在PCB(印刷電路板)上穿孔焊接，操作方便。

　　2.芯片面積與封裝面積之間的比值較大，故體積也較大

　　QFP封裝

　　中文含義叫方型扁平式封裝技術(shù)(Plastic Quad Flat Pockage)，該技術(shù)實(shí)現(xiàn)的芯片引腳之間距離很小，管腳很細(xì)，一般大規(guī)?；虺笠?guī)模集成電路采用這種封裝形式，其引腳數(shù)一般都在100以上。該技術(shù)封裝IC時(shí)操作方便，可靠性高;而且其封裝外形尺寸較小，寄生參數(shù)減小，適合高頻應(yīng)用;該技術(shù)主要適合用SMT表面安裝技術(shù)在PCB上安裝布線

　　PGA封裝

　　中文含義叫插針網(wǎng)格陣列封裝技術(shù)(Ceramic Pin Grid Arrau Package)，由這種技術(shù)封裝的芯片內(nèi)外有多個(gè)方陣形的插針，每個(gè)方陣形插針沿芯片的四周間隔一定距離排列，根據(jù)管腳數(shù)目的多少，可以圍成2～5圈。安裝時(shí)，將芯片插入專門的PGA插座。該技術(shù)一般用于插拔操作比較頻繁的場合之下

　　BGA封裝

　　BGA技術(shù)(Ball Grid Array Package)即球柵陣列封裝技術(shù)。該技術(shù)的出現(xiàn)便成為CPU、主板南、北橋芯片等高密度、高性能、多引腳封裝的最佳選擇。但BGA封裝占用基板的面積比較大。雖然該技術(shù)的I/O引腳數(shù)增多，但引腳之間的距離遠(yuǎn)大于QFP，從而提高了組裝成品率。而且該技術(shù)采用了可控塌陷芯片法焊接，從而可以改善它的電熱性能。另外該技術(shù)的組裝可用共面焊接，從而能大大提高封裝的可靠性;并且由該技術(shù)實(shí)現(xiàn)的封裝IC信號(hào)傳輸延遲小，適應(yīng)頻率可以提高很大。

　　BGA封裝具有以下特點(diǎn)：

　　1.I/O引腳數(shù)雖然增多，但引腳之間的距離遠(yuǎn)大于QFP封裝方式，提高了成品率

　　2.雖然BGA的功耗增加，但由于采用的是可控塌陷芯片法焊接，從而可以改善電熱性能

　　3.信號(hào)傳輸延遲小，適應(yīng)頻率大大提高

　　4.組裝可用共面焊接，可靠性大大提高