由圖3不難看出當(dāng)電源接通后，即便不清零的話，無論計(jì)數(shù)單元出現(xiàn)哪種隨機(jī)組合，最多經(jīng)過10個(gè)時(shí)鐘脈沖輸入之后，都會(huì)自動(dòng)滑入我們所需的圖2所列狀態(tài)中的一種狀態(tài)。綜上所述，可以得到十進(jìn)制約翰遜計(jì)數(shù)器總的狀態(tài)轉(zhuǎn)換圖（見圖4）

　　3、時(shí)序譯碼電路分析（見圖1）

　　將每個(gè)十進(jìn)制數(shù)對應(yīng)的Q1Q2Q3Q4Q5代入以上的邏輯表達(dá)式，便可算出每個(gè)十進(jìn)制數(shù)對應(yīng)的Y0～Y9、Qco的輸出結(jié)果（見表1）。

　　從兩個(gè)時(shí)鐘脈沖輸入端的內(nèi)部邏輯電路看，CP1～CP5=，利用CP上升沿（CP=1）計(jì)數(shù)時(shí)，EN端必須接低電平（EN=0），CP1～CP5才能為上升沿1，反之，利用EN下降沿（EN=0）計(jì)數(shù)時(shí)，CP端必須接高電平（CP=1），CP1～CP5同樣才能為上升沿1，CP和EN的其它三種輸入組合都使CP1～CP5為0，計(jì)數(shù)器處于保持狀態(tài)。在“R”端加上高電平或正脈沖時(shí)，計(jì)數(shù)器中各計(jì)數(shù)單元F1～F5均被置零，計(jì)數(shù)器為“00000”狀態(tài)。CD4017有10個(gè)譯碼輸出端Y0～Y9，計(jì)數(shù)時(shí)它會(huì)隨時(shí)鐘脈沖的輸入而依次出現(xiàn)高電平，見表1。此外，為了級(jí)聯(lián)方便，還設(shè)有進(jìn)位輸出端Qco，每輸入10個(gè)時(shí)鐘脈沖，就可得到一個(gè)進(jìn)位輸出脈沖，所以Qco可作為下一級(jí)計(jì)數(shù)器的時(shí)鐘信號(hào)。從上述分析中可以看出，CD4017的基本功能是對“CP”端輸入脈沖的個(gè)數(shù)進(jìn)行十進(jìn)制計(jì)數(shù)，并按照輸入脈沖的個(gè)數(shù)順序?qū)⒚}沖分配在Y0～Y9這十個(gè)輸出端，計(jì)滿十個(gè)數(shù)后計(jì)數(shù)器復(fù)零，同時(shí)輸出—個(gè)進(jìn)位脈沖（見圖5）。

　　4、結(jié)束語

　　和CD4017C集成電路相互通用的還有CD4017B，兩者內(nèi)部電路略有不同，CD4017B唯一不同于CD4017C的地方是D3的邏輯運(yùn)算方法稍有不同，但運(yùn)算的結(jié)果是完全一樣的，如CD4017C集成電路的D3=；而CD4017B集成電路的