8086工作模式
1、最小模式
用于由8086單一微處理器構(gòu)成的小系統(tǒng)。在這種方式下，由8086CPU直接產(chǎn)生小系統(tǒng)所需要的全部控制信號(hào)。器系統(tǒng)特點(diǎn)是：總線控制邏輯直接由8086CPU產(chǎn)生和控制。若有CPU以外的其他模塊想占用總線，則可以向CPU提出請(qǐng)求，在CPU允許并響應(yīng)的情況下，該模塊才可以獲得總線控制權(quán)，使用完后，又將總線控制權(quán)還給CPU。
2、最大模式
用于實(shí)現(xiàn)多處理機(jī)系統(tǒng)，其中，8086CPU被稱為主處理器，其他處理器被稱為協(xié)處理器。在這種方式下，8086CPU不直接提供用于存儲(chǔ)器或I/O讀寫的讀寫命令等控制信號(hào)，而是將當(dāng)前要執(zhí)行的傳送操作類型編碼為3個(gè)狀態(tài)位輸出，由總線控制器8288對(duì)狀態(tài)信號(hào)進(jìn)行譯碼產(chǎn)生相應(yīng)控制信號(hào)。最大模式系統(tǒng)的特點(diǎn)是：總線控制邏輯由總線控制器8288產(chǎn)生和控制，即8288將主處理器的狀態(tài)和信號(hào)轉(zhuǎn)換成系統(tǒng)總線命令和控制信號(hào)。協(xié)處理器只是協(xié)助主處理器完成某些輔助工作，即被動(dòng)的接受并執(zhí)行來自主處理器的命令。和8086配套使用的協(xié)處理器有兩個(gè)：一個(gè)是專用于數(shù)值計(jì)算的協(xié)處理器8087，另一個(gè)是專用于輸入輸出操作的協(xié)處理器8089。8087通過硬件實(shí)現(xiàn)高精度整數(shù)浮點(diǎn)數(shù)運(yùn)算。8089有其自身的一套專門用于輸入輸出操作的命令系統(tǒng)，還可帶局部存儲(chǔ)器，可以直接為輸入輸出設(shè)備服務(wù)。增加協(xié)處理器，使得浮點(diǎn)運(yùn)算和輸入輸出操作不再占用8086時(shí)間，從而大大提高了系統(tǒng)的運(yùn)行效率。
8086結(jié)構(gòu)
總線接口單元（BIUbusinterfaceunit）
8086cpu結(jié)構(gòu)圖總線接口單元BIU
總線接口部件由下列各部分組成
⑴4個(gè)段地址寄存器：
CS（codesegment）——16位的代碼段寄存器；
DS（datasegment）——16位的數(shù)據(jù)段寄存器；
ES（extrasegment）——16位的擴(kuò)展段寄存器；
SS（stacksegment）——16位的堆棧段寄存器；
?、?6位的指令指針寄存器IP；
⑶20位的地址加法器；
?、?字節(jié)的指令隊(duì)列緩沖器。
執(zhí)行單元
執(zhí)行部件由下列幾個(gè)部分組成：
?、?個(gè)通用寄存器：即AX、BX、CX、DX，BP，SP，SI，DI；
其中，4個(gè)數(shù)據(jù)寄存器：AX、BX、CX、DX；
2個(gè)地址指針寄存器：BP（basepointer），SP（stackpointer）；
2個(gè)變址寄存器：SI（sourceindex），DI（destinationindex）［2］；
⑵標(biāo)志寄存器FR（flagsregister）；
?、撬阈g(shù)邏輯單元ALU（arithmeticlogicunit）。
EU負(fù)責(zé)全部指令的執(zhí)行，同時(shí)向BIU輸出數(shù)據(jù)（操作結(jié)果），并對(duì)寄存器和標(biāo)志寄存器進(jìn)行管理。在ALU中進(jìn)行16位運(yùn)算，數(shù)據(jù)傳送和處理均在EU控制下執(zhí)行。
8086cpu結(jié)構(gòu)圖
8086系統(tǒng)組成
8086是一種微處理器，再加上必須的支持芯片，如時(shí)鐘發(fā)生器，地址鎖存器，總線驅(qū)動(dòng)器，存儲(chǔ)器和I/O接口等，才能構(gòu)成一臺(tái)完整的微型計(jì)算機(jī)。根據(jù)外部設(shè)備的數(shù)量和系統(tǒng)復(fù)雜程度，8086可以選用兩種系統(tǒng)構(gòu)成模式，最小模式和最大模式。最小模式是單CPU系統(tǒng)，在這種系統(tǒng)中，8086的MN/MX引腳接高電平，系統(tǒng)全部的控制信號(hào)都直接由CPU提供。最大模式是多CPU系統(tǒng)，此時(shí)MN/MX引腳接低電平，必須通過8288總線控制器對(duì)CPU的狀態(tài)信息進(jìn)行譯碼才能產(chǎn)生系統(tǒng)必須的控制信號(hào)。
最小模式系統(tǒng)構(gòu)成如圖所示。這時(shí)8086的MN/MX引腳接至VCC，它直接產(chǎn)生存儲(chǔ)器和I/O端口的讀寫命令，如IO/M，RD，WR，INTA，直接產(chǎn)生地址鎖定信號(hào)ALE，控制數(shù)據(jù)收發(fā)器的控制信號(hào)DT/R，DEN.
1.地址鎖存
8086的AD15~~AD0是地址/數(shù)據(jù)復(fù)用線，即CPU與存儲(chǔ)器進(jìn)行信息交換時(shí)，首先在T1狀態(tài)，先由CPU送出訪問存儲(chǔ)單元的地址信息到AD15~~AD0上，隨后又用在些線來傳送數(shù)據(jù)所以在數(shù)據(jù)送上總線以前，必須先將地址鎖存起來。可用8282或74LS373鎖存8086的單向地址AD15~~AD0.圖7-9中使用三片8282，這是因?yàn)?282只具有8位鎖存功能，而8086具有20位地址和一根BHE信號(hào)。若系統(tǒng)存儲(chǔ)器容量較小，使用不到20位地址信息，也可只用2片8282.圖中OE端接地，使鎖存器永遠(yuǎn)處于允許輸出狀態(tài)。引腳STB接8086的ALE輸出。在總線周期T1狀態(tài)，ALE上出現(xiàn)正脈沖，它的下降沿將8282輸入端的地址信息存入鎖存器，并由輸出端送入地址總線。
2.雙向數(shù)據(jù)總線驅(qū)動(dòng)器
CPU可以直接將數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上。而無需鎖存。為了增加總線負(fù)載能力，CPU數(shù)據(jù)總線一般要加上驅(qū)動(dòng)器，且要求雙向驅(qū)動(dòng)器，一般采用8位雙向驅(qū)動(dòng)器8286或74LS245.由于8086數(shù)據(jù)總線是16位的，所以要用2片8286.8286的Ai引腳接CPU的ADi，其Di引腳接到系統(tǒng)數(shù)據(jù)總線D1上，并將8086的DT/R接8286的T引腳，當(dāng)DT/R為高電平時(shí)，數(shù)據(jù)從CPU發(fā)送到數(shù)據(jù)總線上.DT/R為低電平時(shí)，CPU從數(shù)據(jù)總線上接收數(shù)據(jù).8286的OE腳接8086的DEN腳。當(dāng)8086的DEN為低電平時(shí)，才允許數(shù)據(jù)輸入或輸出。
3.時(shí)鐘發(fā)生器/驅(qū)動(dòng)器
8086所需時(shí)鐘脈沖CLK由8284提供.8284輸出時(shí)鐘CLK的頻率，取決X1，X2跨接石英晶體的頻率。除此以外，8284還向8086提供定時(shí)和寬度符合要求的RESET復(fù)位信號(hào)及符合要求的READY信號(hào)。
4.存儲(chǔ)器部件
8086能直接尋址1MB存儲(chǔ)空間。這個(gè)存儲(chǔ)空間分為兩個(gè)512KB存儲(chǔ)體。一個(gè)存儲(chǔ)體由奇地址單元組成，用于存儲(chǔ)16數(shù)據(jù)的高字節(jié)，另一個(gè)存儲(chǔ)體由偶地址單元組成，用于存儲(chǔ)16位數(shù)據(jù)低字節(jié)。前者稱為奇地址存儲(chǔ)器，后者稱為偶地址存儲(chǔ)體。偶地址存儲(chǔ)體的8位數(shù)據(jù)總線接CPU的數(shù)據(jù)總線D7~~D0，而奇地址存儲(chǔ)體8位數(shù)據(jù)線接數(shù)據(jù)總線D15~~D8.地址線A19~~A1同時(shí)接到兩個(gè)存儲(chǔ)體，而A0作為偶地址選中信號(hào)即A0=0時(shí)，選中偶存儲(chǔ)體.BHE作為奇地址片選信號(hào)，BHE=0時(shí)選中奇存儲(chǔ)體。所以兩個(gè)存儲(chǔ)體可以同時(shí)讀出或?qū)懭?，也可單?dú)選中一個(gè)存儲(chǔ)體。
5.I/O端口
一個(gè)完整的微機(jī)系統(tǒng)必須有I/O設(shè)備.I/O設(shè)備都有端口地址號(hào).CPU通過地址總線發(fā)出端口地址，經(jīng)過端口地址譯碼器輸出，送到端口的片選引腳而選定指定的端口.8086根據(jù)執(zhí)行命令是訪問存儲(chǔ)器指令還是輸入輸出指令，來使M/IO控制信號(hào)是高電平或是低電平，以區(qū)分地址總線上的地址是訪問存儲(chǔ)器還是訪問外設(shè).