8086概述
Intel8086擁有四個(gè)16位的通用寄存器，也能夠當(dāng)作八個(gè)8位寄存器來(lái)存取，以及四個(gè)16位索引寄存器（包含了堆棧指標(biāo)）。資料寄存器通常由指令隱含地使用，針對(duì)暫存值需要復(fù)雜的寄存器配置。它提供64K8位元的輸出輸入（或32K16位元），以及固定的向量中斷。大部分的指令只能夠存取一個(gè)內(nèi)存位址，所以其中一個(gè)操作數(shù)必須是一個(gè)寄存器。運(yùn)算結(jié)果會(huì)儲(chǔ)存在操作數(shù)中的一個(gè)寄存器。
Intel8086有四個(gè)內(nèi)存區(qū)段（segment）寄存器，可以從索引寄存器來(lái)設(shè)定。區(qū)段寄存器可以讓CPU利用特殊的方式存取1MB內(nèi)存。8086把段地址左移4位然后把它加上偏移地址。大部分的人都認(rèn)為這是一個(gè)很不好的設(shè)計(jì)，因?yàn)檫@樣的結(jié)果是會(huì)讓各分段有重疊。盡管這樣對(duì)組合語(yǔ)言而言大部分被接受（也甚至有用），可以完全地控制分段，使在編程中使用指針（如C編程語(yǔ)言）變得困難。它導(dǎo)致指針的高效率表示變得困難，且有可能產(chǎn)生兩個(gè)指向同一個(gè)地方的指針擁有不同的地址。更壞的是，這種方式產(chǎn)生要讓內(nèi)存擴(kuò)充到大于1MB的困難。而8086的尋址方式改變讓內(nèi)存擴(kuò)充較有效率。
8086處理器的時(shí)鐘頻率介于4.77MHz（在原先的IBMPC頻率）和10MHz之間。8086沒(méi)有包含浮點(diǎn)指令部分（FPU），但是可以通過(guò)外接數(shù)學(xué)輔助處理器來(lái)增強(qiáng)浮點(diǎn)計(jì)算能力。Intel8087是標(biāo)準(zhǔn)版本。
8086引腳圖及功能
?、?a target="_blank">AD15～AD0（addressdatabus）：地址/數(shù)據(jù)總線，雙向，三態(tài)。
這是一組采用分時(shí)的方法傳送地址或數(shù)據(jù)的復(fù)用引腳。根據(jù)不同時(shí)鐘周期的要求，決定當(dāng)前是傳送要訪問(wèn)的存儲(chǔ)單元或I/O端口的低16位地址，還是傳送16位數(shù)據(jù)，或是處于高阻狀態(tài)。
?、艫19/S6～A16/S3（address/status）：地址/狀態(tài)信號(hào)，輸出，三態(tài)。
這是采用分時(shí)的方法傳送地址或狀態(tài)的復(fù)用引腳。其中A19～A16為20位地址總線的高4位地址，S6～S3是狀態(tài)信號(hào)。S6表示CPU與總線連接的情況，S5指示當(dāng)前中斷允許標(biāo)志IF的狀態(tài)。S4，S3的代碼組合用來(lái)指明當(dāng)前正在使用的段寄存器。S4，S3的代碼組合及對(duì)應(yīng)段寄存器的情況。
?、荁HE（低）/S7（bushighenable/status）：允許總線高8位數(shù)據(jù)傳送/狀態(tài)信號(hào)，輸出，三態(tài)。
為總線高8位數(shù)據(jù)允許信號(hào)，當(dāng)?shù)碗娖接行r(shí)，表明在高8位數(shù)據(jù)總線D15～D8上傳送1個(gè)字節(jié)的數(shù)據(jù)。S7為設(shè)備的狀態(tài)信號(hào)。
⑷RD/（read）：讀信號(hào)，輸出，三態(tài)，低電平有效。
信號(hào)低電平有效時(shí)，表示CPU正在進(jìn)行讀存儲(chǔ)器或讀I/O端口的操作。
⑸READY（ready）：準(zhǔn)備就緒信號(hào)，輸入，高電平有效。
READY信號(hào)用來(lái)實(shí)現(xiàn)CPU與存儲(chǔ)器或I/O端口之間的時(shí)序匹配。當(dāng)READY信號(hào)高電平有效時(shí)，表示CPU要訪問(wèn)的存儲(chǔ)器或I/O端口已經(jīng)作好了輸入/輸出數(shù)據(jù)的準(zhǔn)備工作，CPU可以進(jìn)行讀/寫操作。當(dāng)READY信號(hào)為低電平時(shí)，則表示存儲(chǔ)器或I/O端口還未準(zhǔn)備就緒，CPU需要插入若干個(gè)“TW狀態(tài)”進(jìn)行等待。
?、蔍NTR（interruptrequest）：可屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。
8086CPU在每條指令執(zhí)行到最后一個(gè)時(shí)鐘周期時(shí)，都要檢測(cè)INTR引腳信號(hào)。INTR為高電平時(shí)，表明有I/O設(shè)備向CPU申請(qǐng)中斷，若IF=1，CPU則會(huì)響應(yīng)中斷，停止當(dāng)前的操作，為申請(qǐng)中斷的I/O設(shè)備服務(wù)。
?、?a href="http://www.brongaenegriffin.com/tags/te/" target="_blank">TEST/（test）：等待測(cè)試控制信號(hào)，輸入，低電平有效。
信號(hào)用來(lái)支持構(gòu)成多處理器系統(tǒng)，實(shí)現(xiàn)8086CPU與協(xié)處理器之間同步協(xié)調(diào)的功能，只有當(dāng)CPU執(zhí)行WAIT指令時(shí)才使用。
⑻N(yùn)MI（non-maskableinterrupt）：非屏蔽中斷請(qǐng)求信號(hào)，輸入，高電平有效。
當(dāng)NMI引腳上有一個(gè)上升沿有效的觸發(fā)信號(hào)時(shí)，表明CPU內(nèi)部或I/O設(shè)備提出了非屏蔽的中斷請(qǐng)求，CPU會(huì)在結(jié)束當(dāng)前所執(zhí)行的指令后，立即響應(yīng)中斷請(qǐng)求。
⑼RESET（reset）：復(fù)位信號(hào)，輸入，高電平有效。
RESET信號(hào)有效時(shí)，CPU立即結(jié)束現(xiàn)行操作，處于復(fù)位狀態(tài)，初始化所有的內(nèi)部寄存器。復(fù)位后各內(nèi)部寄存器的狀態(tài)，當(dāng)RESET信號(hào)由高電平變?yōu)榈碗娖綍r(shí)，CPU從FFFF0H地址開始重新啟動(dòng)執(zhí)行程序。
⑽CLK（clock）：時(shí)鐘信號(hào)，輸入。
CLK為CPU提供基本的定時(shí)脈沖信號(hào)。8086CPU一般使用時(shí)鐘發(fā)生器8284A來(lái)產(chǎn)生時(shí)鐘信號(hào)，時(shí)鐘頻率為5MHz～8MHz，占空比為1:3。
?、蟅CC電源輸入引腳。
8086CPU采用單一+5V電源供電。
?、蠫ND：接地引腳。
⒀MN/MX/（minimum/maximum）：最小/最大模式輸入控制信號(hào)。
引腳用來(lái)設(shè)置8086CPU的工作模式。當(dāng)為高電平（接+5V）時(shí)，CPU工作在最小模式；當(dāng)為低電平（接地）時(shí)，CPU工作在最大模式。
CPU工作于最小模式時(shí)使用的引腳信號(hào)
當(dāng)引腳接高電平時(shí)，CPU工作于最小模式。此時(shí)，引腳信號(hào)24～31的含義及其功能如下。
?、臡/IO/（memoryI/Oselect）：存儲(chǔ)器、I/O端口選擇控制信號(hào)。
信號(hào)指明當(dāng)前CPU是選擇訪問(wèn)存儲(chǔ)器還是訪問(wèn)I/O端口。為高電平時(shí)，訪問(wèn)存儲(chǔ)器，表示當(dāng)前要進(jìn)行CPU與存儲(chǔ)器之間的數(shù)據(jù)傳送。為低電平時(shí)，訪問(wèn)I/O端口，表示當(dāng)前要進(jìn)行CPU與I/O端口之間的數(shù)據(jù)傳送。
⑵WR/（write）：寫信號(hào)，輸出，低電平有效。
信號(hào)有效時(shí)，表明CPU正在執(zhí)行寫總線周期，同時(shí)由信號(hào)決定是對(duì)存儲(chǔ)器還是對(duì)I/O端口執(zhí)行寫操作。
?、荌NTA/（interruptacknowledge）：可屏蔽中斷響應(yīng)信號(hào)，輸出，低電平有效。
CPU通過(guò)信號(hào)對(duì)外設(shè)提出的可屏蔽中斷請(qǐng)求做出響應(yīng)。為低電平時(shí)，表示CPU已經(jīng)響應(yīng)外設(shè)的中斷請(qǐng)求，即將執(zhí)行中斷服務(wù)程序。
⑷ALE（addresslockenable）：地址鎖存允許信號(hào)，輸出，高電平有效。
CPU利用ALE信號(hào)可以把AD15～AD0地址/數(shù)據(jù)、A19/S6～A16/S3地址/狀態(tài)線上的地址信息鎖存在地址鎖存器中。
?、蒁T/（datatransmitorreceive）：數(shù)據(jù)發(fā)送/接收信號(hào)，輸出，三態(tài)。
DT/信號(hào)用來(lái)控制數(shù)據(jù)傳送的方向。DT/為高電平時(shí)，CPU發(fā)送數(shù)據(jù)到存儲(chǔ)器或I/O端口；DT/為低電平時(shí)，CPU接收來(lái)自存儲(chǔ)器或I/O端口的數(shù)據(jù)。⑹DEN/（dataenable）：數(shù)據(jù)允許控制信號(hào)，輸出，三態(tài)，低電平有效。
信號(hào)用作總線收發(fā)器的選通控制信號(hào)。當(dāng)為低電平時(shí)，表明CPU進(jìn)行數(shù)據(jù)的讀/寫操作。
⑺HOLD（busholdrequest）：總線保持請(qǐng)求信號(hào)，輸入，高電平有效。
在DMA數(shù)據(jù)傳送方式中，由總線控制器8237A發(fā)出一個(gè)高電平有效的總線請(qǐng)求信號(hào)，通過(guò)HOLD引腳輸入到CPU，請(qǐng)求CPU讓出總線控制權(quán)。
?、蘃LDA（holdacknowledge）：總線保持響應(yīng)信號(hào)，輸出，高電平有效。
HLDA是與HOLD配合使用的聯(lián)絡(luò)信號(hào)。在HLDA有效期間，HLDA引腳輸出一個(gè)高電平有效的響應(yīng)信號(hào)，同時(shí)總線將處于浮空狀態(tài)，CPU讓出對(duì)總線的控制權(quán)，將其交付給申請(qǐng)使用總線的8237A控制器使用，總線使用完后，會(huì)使HOLD信號(hào)變?yōu)榈碗娖剑珻PU又重新獲得對(duì)總線的控制權(quán)。
CPU工作于最大模式時(shí)使用的引腳信號(hào)
當(dāng)引腳接低電平時(shí)，CPU工作于最大模式。此時(shí)，引腳信號(hào)24～31的含義及其功能如下。
?、臩2，S1，S0（statussignals）：總線周期狀態(tài)信號(hào)，輸出，低電平有效。
⑵RQ/，GT/（request/grant）：總線請(qǐng)求允許信號(hào)輸入/總線請(qǐng)求允許輸出信號(hào)，雙向，低電平有效。
該信號(hào)用以取代最小模式時(shí)的HOLD/HLDA兩個(gè)信號(hào)的功能，是特意為多處理器系統(tǒng)而設(shè)計(jì)的。當(dāng)系統(tǒng)中某一部件要求獲得總線控制權(quán)時(shí)，就通過(guò)此信號(hào)線向8086CPU發(fā)出總線請(qǐng)求信號(hào)，若CPU響應(yīng)總線請(qǐng)求，就通過(guò)同一引腳發(fā)回響應(yīng)信號(hào)，允許總線請(qǐng)求，表明8086CPU已放棄對(duì)總線的控制權(quán)，將總線控制權(quán)交給提出總線請(qǐng)求的部件使用。RQ/GT0優(yōu)先級(jí)高于RQ/GT1。
?、荓OCK/（lock）總線封鎖信號(hào)，輸出，低電平有效。
信號(hào)有效時(shí)，表示此時(shí)8086CPU不允許其他總線部件占用總線。
⑷QS1，QS0（queuestatus）：指令隊(duì)列狀態(tài)信號(hào)，輸出。
QS1和QS0信號(hào)的組合可以指示總線接口部件BIU中指令隊(duì)列的狀態(tài)，以便其他處理器監(jiān)視、跟蹤指令隊(duì)列的狀態(tài)。
8086工作模式
1、最小模式
用于由8086單一微處理器構(gòu)成的小系統(tǒng)。在這種方式下，由8086CPU直接產(chǎn)生小系統(tǒng)所需要的全部控制信號(hào)。器系統(tǒng)特點(diǎn)是：總線控制邏輯直接由8086CPU產(chǎn)生和控制。若有CPU以外的其他模塊想占用總線，則可以向CPU提出請(qǐng)求，在CPU允許并響應(yīng)的情況下，該模塊才可以獲得總線控制權(quán)，使用完后，又將總線控制權(quán)還給CPU。
2、最大模式
用于實(shí)現(xiàn)多處理機(jī)系統(tǒng)，其中，8086CPU被稱為主處理器，其他處理器被稱為協(xié)處理器。在這種方式下，8086CPU不直接提供用于存儲(chǔ)器或I/O讀寫的讀寫命令等控制信號(hào)，而是將當(dāng)前要執(zhí)行的傳送操作類型編碼為3個(gè)狀態(tài)位輸出，由總線控制器8288對(duì)狀態(tài)信號(hào)進(jìn)行譯碼產(chǎn)生相應(yīng)控制信號(hào)。最大模式系統(tǒng)的特點(diǎn)是：總線控制邏輯由總線控制器8288產(chǎn)生和控制，即8288將主處理器的狀態(tài)和信號(hào)轉(zhuǎn)換成系統(tǒng)總線命令和控制信號(hào)。協(xié)處理器只是協(xié)助主處理器完成某些輔助工作，即被動(dòng)的接受并執(zhí)行來(lái)自主處理器的命令。和8086配套使用的協(xié)處理器有兩個(gè)：一個(gè)是專用于數(shù)值計(jì)算的協(xié)處理器8087，另一個(gè)是專用于輸入輸出操作的協(xié)處理器8089。8087通過(guò)硬件實(shí)現(xiàn)高精度整數(shù)浮點(diǎn)數(shù)運(yùn)算。8089有其自身的一套專門用于輸入輸出操作的命令系統(tǒng)，還可帶局部存儲(chǔ)器，可以直接為輸入輸出設(shè)備服務(wù)。增加協(xié)處理器，使得浮點(diǎn)運(yùn)算和輸入輸出操作不再占用8086時(shí)間，從而大大提高了系統(tǒng)的運(yùn)行效率。
8086結(jié)構(gòu)
總線接口單元（BIUbusinterfaceunit）
8086cpu結(jié)構(gòu)圖總線接口單元BIU
總線接口部件由下列各部分組成
?、?個(gè)段地址寄存器：
CS（codesegment）——16位的代碼段寄存器；
DS（datasegment）——16位的數(shù)據(jù)段寄存器；
ES（extrasegment）——16位的擴(kuò)展段寄存器；
SS（stacksegment）——16位的堆棧段寄存器；
⑵16位的指令指針寄存器IP；
?、?0位的地址加法器；
?、?字節(jié)的指令隊(duì)列緩沖器。
執(zhí)行單元
執(zhí)行部件由下列幾個(gè)部分組成：
?、?個(gè)通用寄存器：即AX、BX、CX、DX，BP，SP，SI，DI；
其中，4個(gè)數(shù)據(jù)寄存器：AX、BX、CX、DX；
2個(gè)地址指針寄存器：BP（basepointer），SP（stackpointer）；
2個(gè)變址寄存器：SI（sourceindex），DI（destinationindex）［2］；
?、茦?biāo)志寄存器FR（flagsregister）；
⑶算術(shù)邏輯單元ALU（arithmeticlogicunit）。
EU負(fù)責(zé)全部指令的執(zhí)行，同時(shí)向BIU輸出數(shù)據(jù)（操作結(jié)果），并對(duì)寄存器和標(biāo)志寄存器進(jìn)行管理。在ALU中進(jìn)行16位運(yùn)算，數(shù)據(jù)傳送和處理均在EU控制下執(zhí)行。
8086cpu結(jié)構(gòu)圖
8086系統(tǒng)組成
8086是一種微處理器，再加上必須的支持芯片，如時(shí)鐘發(fā)生器，地址鎖存器，總線驅(qū)動(dòng)器，存儲(chǔ)器和I/O接口等，才能構(gòu)成一臺(tái)完整的微型計(jì)算機(jī)。根據(jù)外部設(shè)備的數(shù)量和系統(tǒng)復(fù)雜程度，8086可以選用兩種系統(tǒng)構(gòu)成模式，最小模式和最大模式。最小模式是單CPU系統(tǒng)，在這種系統(tǒng)中，8086的MN/MX引腳接高電平，系統(tǒng)全部的控制信號(hào)都直接由CPU提供。最大模式是多CPU系統(tǒng)，此時(shí)MN/MX引腳接低電平，必須通過(guò)8288總線控制器對(duì)CPU的狀態(tài)信息進(jìn)行譯碼才能產(chǎn)生系統(tǒng)必須的控制信號(hào)。
最小模式系統(tǒng)構(gòu)成如圖所示。這時(shí)8086的MN/MX引腳接至VCC，它直接產(chǎn)生存儲(chǔ)器和I/O端口的讀寫命令，如IO/M，RD，WR，INTA，直接產(chǎn)生地址鎖定信號(hào)ALE，控制數(shù)據(jù)收發(fā)器的控制信號(hào)DT/R，DEN.
1.地址鎖存
8086的AD15~~AD0是地址/數(shù)據(jù)復(fù)用線，即CPU與存儲(chǔ)器進(jìn)行信息交換時(shí)，首先在T1狀態(tài)，先由CPU送出訪問(wèn)存儲(chǔ)單元的地址信息到AD15~~AD0上，隨后又用在些線來(lái)傳送數(shù)據(jù)所以在數(shù)據(jù)送上總線以前，必須先將地址鎖存起來(lái)?？捎?282或74LS373鎖存8086的單向地址AD15~~AD0.圖7-9中使用三片8282，這是因?yàn)?282只具有8位鎖存功能，而8086具有20位地址和一根BHE信號(hào)。若系統(tǒng)存儲(chǔ)器容量較小，使用不到20位地址信息，也可只用2片8282.圖中OE端接地，使鎖存器永遠(yuǎn)處于允許輸出狀態(tài)。引腳STB接8086的ALE輸出。在總線周期T1狀態(tài)，ALE上出現(xiàn)正脈沖，它的下降沿將8282輸入端的地址信息存入鎖存器，并由輸出端送入地址總線。
2.雙向數(shù)據(jù)總線驅(qū)動(dòng)器
CPU可以直接將數(shù)據(jù)發(fā)送到數(shù)據(jù)總線上。而無(wú)需鎖存。為了增加總線負(fù)載能力，CPU數(shù)據(jù)總線一般要加上驅(qū)動(dòng)器，且要求雙向驅(qū)動(dòng)器，一般采用8位雙向驅(qū)動(dòng)器8286或74LS245.由于8086數(shù)據(jù)總線是16位的，所以要用2片8286.8286的Ai引腳接CPU的ADi，其Di引腳接到系統(tǒng)數(shù)據(jù)總線D1上，并將8086的DT/R接8286的T引腳，當(dāng)DT/R為高電平時(shí)，數(shù)據(jù)從CPU發(fā)送到數(shù)據(jù)總線上.DT/R為低電平時(shí)，CPU從數(shù)據(jù)總線上接收數(shù)據(jù).8286的OE腳接8086的DEN腳。當(dāng)8086的DEN為低電平時(shí)，才允許數(shù)據(jù)輸入或輸出。
3.時(shí)鐘發(fā)生器/驅(qū)動(dòng)器
8086所需時(shí)鐘脈沖CLK由8284提供.8284輸出時(shí)鐘CLK的頻率，取決X1，X2跨接石英晶體的頻率。除此以外，8284還向8086提供定時(shí)和寬度符合要求的RESET復(fù)位信號(hào)及符合要求的READY信號(hào)。
4.存儲(chǔ)器部件
8086能直接尋址1MB存儲(chǔ)空間。這個(gè)存儲(chǔ)空間分為兩個(gè)512KB存儲(chǔ)體。一個(gè)存儲(chǔ)體由奇地址單元組成，用于存儲(chǔ)16數(shù)據(jù)的高字節(jié)，另一個(gè)存儲(chǔ)體由偶地址單元組成，用于存儲(chǔ)16位數(shù)據(jù)低字節(jié)。前者稱為奇地址存儲(chǔ)器，后者稱為偶地址存儲(chǔ)體。偶地址存儲(chǔ)體的8位數(shù)據(jù)總線接CPU的數(shù)據(jù)總線D7~~D0，而奇地址存儲(chǔ)體8位數(shù)據(jù)線接數(shù)據(jù)總線D15~~D8.地址線A19~~A1同時(shí)接到兩個(gè)存儲(chǔ)體，而A0作為偶地址選中信號(hào)即A0=0時(shí)，選中偶存儲(chǔ)體.BHE作為奇地址片選信號(hào)，BHE=0時(shí)選中奇存儲(chǔ)體。所以兩個(gè)存儲(chǔ)體可以同時(shí)讀出或?qū)懭?，也可單?dú)選中一個(gè)存儲(chǔ)體。
5.I/O端口
一個(gè)完整的微機(jī)系統(tǒng)必須有I/O設(shè)備.I/O設(shè)備都有端口地址號(hào).CPU通過(guò)地址總線發(fā)出端口地址，經(jīng)過(guò)端口地址譯碼器輸出，送到端口的片選引腳而選定指定的端口.8086根據(jù)執(zhí)行命令是訪問(wèn)存儲(chǔ)器指令還是輸入輸出指令，來(lái)使M/IO控制信號(hào)是高電平或是低電平，以區(qū)分地址總線上的地址是訪問(wèn)存儲(chǔ)器還是訪問(wèn)外設(shè).
8086微處理器的工作原理圖
8086芯片擴(kuò)展電路圖
8086應(yīng)用電路：控制信號(hào)的相應(yīng)處理
在實(shí)際的運(yùn)用中，我們一般會(huì)較形象的運(yùn)用/MEMR，/MEMW，/IOR，/IOW這四種控制信號(hào)，故需要一定的物理電路來(lái)實(shí)現(xiàn)邏輯變換，將從CPU引出的/RD，/WR，IO//M三個(gè)控制信號(hào)變?yōu)?MEMR，/MEMW，/IOR，/IOW，相應(yīng)電路圖如圖所示：
推薦閱讀：