AD7656性能概述
AD7656具有最大4 LSBS INL和每通道達(dá)250kSPS的采樣率，并且在片內(nèi)包含一個(gè)2.5V內(nèi)部基準(zhǔn)電壓源和基準(zhǔn)緩沖器。該器件僅有典型值160mW的功耗，比最接近的同類雙極性輸入ADC的功耗降低了60% 。
AD7656包含一個(gè)低噪聲、寬帶采樣保持放大器（T/H），以便處理輸入頻率高達(dá)8MHz的信號(hào)。該AD7656還具有高速并行和串行接口，可以與微處理器（mcu）或數(shù)字信號(hào)處理器（DSP）連接。AD7656在串行接口方式下，能提供一個(gè)菊花鏈連接方式，以便把多個(gè)ADC連接到一個(gè)串行接口上。
AD7656采用具有ADI專利技術(shù)的iCMOS（工業(yè)CMOS）工藝。iCMOS 工藝是一種高壓半導(dǎo)體工藝與亞微米CMOS（互補(bǔ)金屬氧化物半導(dǎo)體）和互補(bǔ)雙極型工藝相結(jié)合的制造上藝。它能開發(fā)出承受30V電源電壓的多種高性能模擬IC，并且其小封裝尺寸是任何其他同類高電壓IC都未曾達(dá)到的。與使用傳統(tǒng)CMOS工藝的模擬IC不同，iCMOS器件能承受高電源電壓，同時(shí)提高性能、顯著降低功耗和縮小封裝尺寸。AD7656是使用該種工藝設(shè)計(jì)制造的產(chǎn)品，所以非常適合在繼電保護(hù)、電機(jī)控制等工業(yè)領(lǐng)域使用。
AD7656特性
6個(gè)獨(dú)立16位ADC
6個(gè)真雙極性模擬輸入
引腳/軟件可選范圍：±10V、±5V
高吞吐量：每通道250kSPS
額定電壓（AVcc）：4.75V至5.25V
低功耗：160mW（250kSPS，5V電源）
寬輸入帶寬：86dB信噪比（SNR）（輸入頻率50kHz時(shí)）
片內(nèi)基準(zhǔn)電壓及緩沖
并行和串行接口
高速串行接口：SPI/QSPI/μWire/DSP兼容
無流水線延遲
待機(jī)模式：最大5μA
ad7656內(nèi)部框圖
AD7656工作原理
AD7656足具有獨(dú)立的六通道逐次逼近型（SAR）的模數(shù)轉(zhuǎn)換器，轉(zhuǎn)換處理和數(shù)據(jù)的精度是通過CONVST信號(hào)和一個(gè)內(nèi)部晶振控制的。3個(gè)CONVST管腳允許3路ADC對(duì)獨(dú)立同步采樣。當(dāng)3個(gè)CONVST管腳連接到一起時(shí)，就可以進(jìn)行6個(gè)通道的同步采樣。 AD7656具有高速的并行和串行接口，允許其與Microprocessors和DSP進(jìn)行接口。當(dāng)使用串行接口模式時(shí)，AD7656具有的菊花鏈特性允許多個(gè)ADC和一個(gè)串行接口連接。由于在電力繼電保護(hù)產(chǎn)品中以并行接口連接設(shè)計(jì)為主，所以下面將以并行接口的連接方式介紹其工作原理。
AD7656在并行接口方式下的工作時(shí)序圖
首先，通過MCU或DSP控制CONVST管腳啟動(dòng)轉(zhuǎn)換，并保持該信號(hào)為高電平。AD7656啟動(dòng)轉(zhuǎn)換信號(hào)后會(huì)自動(dòng)輸出BUSY信號(hào)，BUSY信號(hào)下降沿時(shí)，代表轉(zhuǎn)換已經(jīng)全部完成。
此時(shí)，AD7656內(nèi)部的6個(gè)寄存器中已經(jīng)保存了轉(zhuǎn)換的數(shù)據(jù)，然后通過控制片選CS和讀RD信號(hào)依次順序讀出6個(gè)通道AD轉(zhuǎn)換值。 讀出AD轉(zhuǎn)換值后，改變CONVST為低電平信號(hào)。注意在設(shè)計(jì)時(shí)，一定要保證AD轉(zhuǎn)換過程中CONVST管腳保持高電平。
AD7656引腳圖及功能
ad7656絕對(duì)最大值
ad7656外形尺寸
ad7656訂購指南
四款ad7656應(yīng)用電路
應(yīng)用電路一：
圖4所示是AD7656在并行接口狀態(tài)下的外圍電路連接。其中的DVcc和AVcc分別是數(shù)字電壓端和模擬電壓端，它們在接入前要經(jīng)過1個(gè)去耦電路，如圖4所示，每個(gè)供電電壓輸入引腳都要連接1個(gè)去耦電路，該電路由1只10μF和1只100nF的電容器組成。VDD、Vss和VDRIVE同樣要連接去耦電路。
AD7656的輸出接到FPGA中進(jìn)行數(shù)字信號(hào)的濾波處理，然后再送入數(shù)字信號(hào)處理器（DSP）進(jìn)行處理。用FPGA控制引腳CONVSTA／B／C、 RD和CS的狀態(tài)，可以用編程的方法或硬件連接的方式來實(shí)現(xiàn)。系統(tǒng)中的FPGA是ALTERA公司的EP1K30，DSP選用ADI公司的TS101S。此系統(tǒng)的外圍電路比較簡單，比較容易實(shí)現(xiàn)，具有真正的高速、高性能數(shù)字信號(hào)采集功能。
應(yīng)用電路二：
電能質(zhì)量測控系統(tǒng)采用16位高功能、低功耗的DSP芯片TMS320vc5402作為CPU，具有先進(jìn)的多總線結(jié)構(gòu)，40位AIU，數(shù)據(jù)／程序?qū)ぶ房臻g1M*16bit，內(nèi)置4K*16bitP／DROM和16K*16bitDARAM，工作頻率可達(dá)到IOOMIPS。該處理器是整個(gè)監(jiān)測系統(tǒng)的控制核心，主要完成系統(tǒng)的通訊接口，負(fù)責(zé)系統(tǒng)中各個(gè)電路的協(xié)調(diào)管理以及計(jì)算結(jié)果的預(yù)處理。其特點(diǎn)是任務(wù)多，各個(gè)任務(wù)之間的協(xié)調(diào)較為復(fù)雜。DSP芯片接收數(shù)據(jù)采集系統(tǒng)送來的數(shù)字信號(hào)，并對(duì)其進(jìn)行分析和計(jì)算，以實(shí)現(xiàn)各種算法，完成電壓、電流、功率、功率因數(shù)、頻率及各項(xiàng)電能指標(biāo)的計(jì)算和分析。同時(shí)通過開關(guān)量輸入輸出通道實(shí)現(xiàn)各種控制模式。系統(tǒng)擴(kuò)展高精度CPID實(shí)現(xiàn)對(duì)外圍各種設(shè)備的控制；擴(kuò)展1片AM28F010作為外部程序存儲(chǔ)器和數(shù)據(jù)存儲(chǔ)器；與上位機(jī)通訊采用RS一485協(xié)議，為此內(nèi)部集成一個(gè)通用的UART和全功能收發(fā)器MAX3140。
電能質(zhì)量監(jiān)測需要對(duì)電壓、電流、有功功率、無功功率、頻率等基本參數(shù)進(jìn)行實(shí)時(shí)監(jiān)測，并對(duì)電力系統(tǒng)的諧波、三相電壓不平衡度、電壓閃變等指標(biāo)進(jìn)行分析。為了保證實(shí)時(shí)性，系統(tǒng)采用2片高速6通道同時(shí)轉(zhuǎn)換的A／D轉(zhuǎn)換器AD7656，同步采集三相電壓信號(hào)和電流信號(hào)，簡化了系統(tǒng)的硬件設(shè)計(jì)和軟件程序設(shè)計(jì)，為DSP及時(shí)準(zhǔn)確地完成繁多的系統(tǒng)任務(wù)和復(fù)雜的算法奠定了基礎(chǔ)。A／D轉(zhuǎn)換模塊中，A／D采集要求DSP在接受到指示A／D轉(zhuǎn)換已完成的信號(hào)后從A／D中讀取轉(zhuǎn)換結(jié)果，因此需要建立兩個(gè)硬件中斷，一個(gè)是A／D中斷請(qǐng)求，BUSY引腳變低指示所有轉(zhuǎn)換已完成，通知DSP可從片內(nèi)的寄存器讀轉(zhuǎn)換結(jié)果；另一個(gè)是DSP接收A／D數(shù)據(jù)中斷，如CS和RD低脈沖即為DSP從AD7656中讀轉(zhuǎn)換結(jié)果，在RD的上升沿將數(shù)據(jù)讀入DSP，建立兩個(gè)與硬件中斷相對(duì)應(yīng)的軟件中斷SWI，建立配置A／D屬性的任務(wù)。系統(tǒng)的硬件結(jié)構(gòu)框圖如圖3。
應(yīng)用電路三：
如圖6所示為AD7656級(jí)聯(lián)電路圖，鎖相環(huán)的輸出信號(hào)PLL-CONVST控制兩塊AD7656的21、22、23管腳，同時(shí)啟動(dòng)12路采集;CPU作為主機(jī)為AD7656的11管腳（AD—SCLK）提供時(shí)鐘信號(hào)。CPU從圖6（a）的管腳7（DATA—OUTA）通過SPI讀取數(shù)據(jù);圖6（a）的12管腳與圖6（b）的管腳7連接，實(shí)現(xiàn)兩塊AD7656的級(jí)聯(lián);通過判斷AD7656的18管腳（AD—BUSY）來提醒CPU讀取轉(zhuǎn)換數(shù)據(jù)。
應(yīng)用電路四：
采用2片AD7656-1配置成菊花鏈，可實(shí)現(xiàn)12通道同時(shí)采樣，數(shù)據(jù)通過DOUTA［］輸出，S3C2410A用同步串行接［10（SPIO）接收數(shù)據(jù)，如圖4所示。S3C2410A的GPEII弓|腳實(shí)現(xiàn)片上同步串行接［1SPIO的MISO功能，GPEI3（SCK）3|腳實(shí)現(xiàn)SPIO接C的同步時(shí)鐘輸出，GPFO弓|腳配置為中斷EINTO輸入并與AD7656-1（1）的BUSY腳相連;GPBO設(shè)置為PWM輸出，GPG9弓|腳沒置為通用輸出口，分別作為AD7656-1（1）和AD7656-1（2）的CONVST和CS的控制信號(hào)輸入。AD7656-1連接外圍電路時(shí)，必須對(duì)關(guān)鍵弓|腳進(jìn)行必要的設(shè)置：AD7656-1（1）、AD7656-1（2）的DVCC、AVCC、VDRIVE、REFIN/OUT和VSS|腳須并聯(lián)一個(gè)1uF的去耦電容;為了與S3C2410A的3.3V的接［匹配，VDRIVE接+3V電源;STBY接VDRIVE，選擇正常模式;RANGE接地表示選擇輸入范圍士10V;H/s接數(shù)字地選擇為硬件配置;SER/PAR接VDRIVE，RD接數(shù)字地，選擇為串行模式。AD7656-1（1）的DCEN接VDRIVE，配置為菊花鏈模式，且SELA接VDRIVE，SELB、C，DCINA、B、C接數(shù)字地;AD7656-1（2）的DCEN接數(shù)字地，配置為排菊花鏈模式，且SELA接VDRIVE，SELB、C，DCINB、C接數(shù)字地。具體配置如圖所示。
ad7656相關(guān)文章：ad7656應(yīng)用電路圖大全（四款ad7656外圍電路/電能質(zhì)量監(jiān)測/級(jí)聯(lián)電路）