AD9854引腳及功能
引腳描述：
AD9854的編程
AD9854的各寄存器列出在下表，包含各各功能的片內(nèi)編程信息。很多應(yīng)用要求很小的編程規(guī)模去裝配AD9854，就可以使用了，實(shí)現(xiàn)功能了。但有一些要求用戶使用所有的12個(gè)寄存器入口地址。AD9854支持8位并行I/O操作或一位SPI-compatible串行I/O操作。所有入口寄存器能讀和寫，在每個(gè)I/O操作模式下。S/P選擇，引腳70，用于I/O模式選擇。若系統(tǒng)使用并行I/O模式，必須連接S/P選擇引腳到VDD。若系統(tǒng)操作在串行模式，必須連接S/P選擇引腳到GND。
不使用模式，I/O口數(shù)據(jù)寫入緩沖寄存器，不影響該部分操作直到緩沖寄存器傳輸數(shù)據(jù)到寄存器數(shù)據(jù)庫(kù)。信息傳輸同時(shí)產(chǎn)生在系統(tǒng)時(shí)鐘，兩種產(chǎn)生方式：
?。?）內(nèi)部控制在某一由用戶編程產(chǎn)生的速率
?。?）由用戶外部控制，I/O操作能在沒有REFCLK情況下進(jìn)行，但數(shù)據(jù)從緩沖期傳輸?shù)酱鎯?chǔ)器，沒有REFCLK是不行的。能從該文獻(xiàn)更新時(shí)鐘章節(jié)中了解到更多的詳細(xì)信息。復(fù)位管理——邏輯高電平有效，必須保證電平不小于10個(gè)系統(tǒng)時(shí)鐘周期的持續(xù)時(shí)間。復(fù)位主要引起通信總線的初始化并載入默認(rèn)值到內(nèi)部或外部的時(shí)鐘更新段。
并行輸入輸出操作
在S/P選擇引腳被拉為高電平時(shí)，并行輸入輸出模式被激活。這種輸入輸出口與標(biāo)準(zhǔn)工業(yè)DSPs 和microcontrollers相兼容。6個(gè)地址位，8個(gè)雙向數(shù)據(jù)位，和分離的寫/讀控制輸入來補(bǔ)足這輸入輸出口引腳。
并行輸入輸出操作模式允許到1/10.5納秒對(duì)每個(gè)寄存器進(jìn)行單字節(jié)操作。對(duì)寄存的回讀操作主要用來優(yōu)化對(duì)AD9854的設(shè)計(jì) （讀寄存器不能保證100 MHz的操作速度，這一點(diǎn)他們?yōu)橹皇擒浖{(diào)試準(zhǔn)備的）。
并行輸入輸出操作時(shí)序圖如圖52 和圖53 所示。
