高速緩存(Cache),高速緩存(Cache)原理是什么?

高速緩存Cache是位于CPU和主存儲(chǔ)器之間規(guī)模較小、存取速度快捷的靜態(tài)存儲(chǔ)器。Cache一般由高速RAM (例如雙極型存儲(chǔ)器或靜態(tài)MOs存儲(chǔ)器)構(gòu)成，采用的映射方式有直接映像方式、全相聯(lián)映像和組相聯(lián)映像方式?？梢允钩绦蚝蛿?shù)據(jù)共享一個(gè)Cache，也可以按程序和數(shù)據(jù)分別設(shè)置。還可以把Cache存儲(chǔ)器分成若干個(gè)體，采用多體N路相聯(lián)映像。

Cache在CPU中起著舉足輕重的作用，借助Cache, CPU可以以較快的速度存取靜態(tài)存儲(chǔ)器中的數(shù)據(jù)，而且系統(tǒng)成本上升不大。它是微機(jī)系統(tǒng)在不大幅度增加成本的前提下，使性能提升的一個(gè)非常有效的技術(shù)。

Cache的發(fā)展歷史和現(xiàn)狀

Intel 高速緩存結(jié)構(gòu)

為了彌補(bǔ)CPU與內(nèi)存之間的差距，從80486開(kāi)始，在CPU內(nèi)部采用了Cache CPU內(nèi)部的Cache由硬件進(jìn)行控制運(yùn)行，對(duì)操作系統(tǒng)和應(yīng)用軟件都是透明的。在80486中，數(shù)據(jù)和指令都統(tǒng)一存儲(chǔ)在同一個(gè)高速緩存中，因此也稱(chēng)為“統(tǒng)一的寫(xiě)通式高速緩存”?！皩?xiě)通”的含義是:對(duì)高速緩存單元內(nèi)任何數(shù)據(jù)的修改，同時(shí)必須寫(xiě)入到內(nèi)存中，以保持高速緩存與內(nèi)存數(shù)據(jù)的一致性。這個(gè)過(guò)程不需要操作系統(tǒng)或應(yīng)用軟件干預(yù)。80486只有一級(jí)高速緩存。

Pentium 高速緩存結(jié)構(gòu)

Pentium CPU 有兩個(gè)獨(dú)立的一級(jí)高速緩存，一個(gè)為8KB的指令高速緩存(LII Cache )，另一個(gè)為8KB的數(shù)據(jù)高速緩存(L1 Cache)。允許兩個(gè)高速緩存同時(shí)進(jìn)行指令和數(shù)據(jù)地存取。為了保證高速緩存中數(shù)據(jù)的一致性，采用了高速緩存一致性協(xié)議(MESI)。在Pentium CPU一級(jí)高速緩存中，公共的64位內(nèi)部總線(xiàn)給兩個(gè)高速緩存輸入數(shù)據(jù)或指令，每個(gè)高速緩存的行長(zhǎng)為32個(gè)字節(jié)，適合于數(shù)據(jù)的突發(fā)傳輸，一次突發(fā)傳輸可以傳送4個(gè)64位的數(shù)據(jù)。

指令高速緩存和數(shù)據(jù)高速緩存都是雙路組相關(guān)的(第1路和第2路)。相關(guān)是指高速緩存的靜態(tài)存儲(chǔ)器(SRAM)和特征位(TAG)存儲(chǔ)區(qū)既是分割開(kāi)的，又是相互聯(lián)系的。每路分為128個(gè)組(0-127)，每組分為:指令高速緩存一致性位(M ESI) 、指令特征位(TAG)、指令高速緩存(SRAM)、數(shù)據(jù)高速緩存一致性位(MESI) 、數(shù)據(jù)特征位(TAG)、數(shù)據(jù)高速緩存(SRAM)。

在數(shù)據(jù)高速緩存中，一共分為2路，每路4KB (128個(gè)雙行組)。每個(gè)雙行組由32個(gè)字節(jié)構(gòu)成。每組有自己的特征位，特征位實(shí)際上是一個(gè)20位的地址，特征地址用于確定所請(qǐng)求的信息是否在高速緩存中。指令存放在指令高速緩存中，它連接在流水線(xiàn)的開(kāi)頭部分(預(yù)取單元)。數(shù)據(jù)高速緩存不必連接流水線(xiàn)的開(kāi)頭部分(預(yù)取單元)。數(shù)據(jù)高速緩存必須準(zhǔn)備好，隨時(shí)提供給寄存器單元(RU)、算術(shù)邏輯單元(ALU)、地址生成電路(AU)等使用。

高速緩存只能提供數(shù)據(jù)和指令的臨時(shí)存儲(chǔ)。當(dāng)數(shù)據(jù)從數(shù)據(jù)高速緩存中撤銷(xiāo)時(shí)，如果還沒(méi)有進(jìn)行對(duì)內(nèi)存的修改，就必須將數(shù)據(jù)寫(xiě)入到內(nèi)存中。數(shù)據(jù)高速緩存可以配置成為寫(xiě)回或?qū)懲ǖ墓ぷ鞣绞?目前大多為寫(xiě)回方式)，以便一行一行地對(duì)內(nèi)存進(jìn)行修改。在寫(xiě)回方式中，內(nèi)存的修改是為了保持?jǐn)?shù)據(jù)的一致性。

高速緩存中很少使用的數(shù)據(jù)要清除掉，以便CPU從內(nèi)存中讀取一行數(shù)據(jù)時(shí)，有空間存放新的數(shù)據(jù)。為了確保提供最新的數(shù)據(jù)，目前CPU都采用“高速緩存一致性協(xié)議一MESI" 。該協(xié)議有4種狀態(tài):修改(M)、獨(dú)占(E)、共享(S)無(wú)效(I)。每個(gè)高速緩存中的每一行都分配一種狀態(tài)，以表示存在該處指令或數(shù)據(jù)的狀態(tài)。MESI(高速緩存一致性協(xié)議)為2位，一般放在指令特征位前。

指令高速緩存中的每一行與一個(gè)MESI相關(guān)，指令只能夠是兩種狀態(tài)的一種，無(wú)效狀態(tài)(工)說(shuō)明指令不在該高速緩存中，共享狀態(tài)(S)說(shuō)明高速緩存與內(nèi)存的內(nèi)容都是有效的，因?yàn)镃PU不能寫(xiě)或修改指令高速緩存的內(nèi)容。

數(shù)據(jù)高速緩存需要2個(gè)MESI位來(lái)表示4種數(shù)據(jù)狀態(tài)。由于數(shù)據(jù)高速緩存可以工作在寫(xiě)回方式，因此數(shù)據(jù)高速緩存的內(nèi)容可以修改。這就需要2個(gè)另外的標(biāo)志來(lái)標(biāo)明它們的狀態(tài)。修改狀態(tài)(M)說(shuō)明只有該高速緩存中具有有效數(shù)據(jù)，獨(dú)占狀態(tài)(E )說(shuō)明只有該高速緩存和內(nèi)存中具有有效數(shù)據(jù)。Pentium CPU 的二級(jí)高速緩存設(shè)計(jì)在主板上。

在Pentium 11 CPU 中，一級(jí)指令高速緩存(LII Cache)用于預(yù)取指令單元(IFU)產(chǎn)生的指令請(qǐng)求。指令預(yù)取單元也是唯一可以訪(fǎng)問(wèn)指令高速緩存的單元。指令預(yù)取單元只能在指令高速緩存中讀取指令，不能改寫(xiě)指令，因此指令高速緩存是只讀的。一級(jí)數(shù)據(jù)高速緩存(Ll DCache)用于CPU執(zhí)行單元(EXU)，執(zhí)行內(nèi)存數(shù)據(jù)的讀寫(xiě)請(qǐng)求。執(zhí)行單元可以在數(shù)據(jù)高速緩存中讀取指令，或者改寫(xiě)指令，因此數(shù)據(jù)高速緩存是可讀的。

在Pentium 11CPU中，二級(jí)高速緩存為“統(tǒng)一式高速緩存”。它用于一級(jí)緩存中指令或數(shù)據(jù)沒(méi)有命中時(shí)，由二級(jí)緩存提供。如果二級(jí)緩存也沒(méi)有命中，它將發(fā)出一個(gè)事務(wù)請(qǐng)求給總線(xiàn)接口單元(BIU)，從內(nèi)存中讀取指令和數(shù)據(jù)行。這些讀取的指令或數(shù)據(jù)存放于二級(jí)緩存中，同時(shí)也被送到一級(jí)緩存中。

Alpha 系列處理器

Alpha 21064主頻為166/200MHz，片上高緩包含兩級(jí)。即在芯片內(nèi)設(shè)有直接映像的8KB指令高緩和8KB的數(shù)據(jù)高緩，在芯片外設(shè)有128KB-16MB的片外高緩。Alp ha 2 1164微處理器是Alpha的最新產(chǎn)品，21164的時(shí)鐘頻率可達(dá)到300MHz,在A(yíng)lpha 21164上，片上高緩也包含兩級(jí)，即除了像21064那樣，在芯片內(nèi)設(shè)有直接映像的8KB指令高緩和8KB數(shù)據(jù)高緩以外，還在芯片內(nèi)設(shè)有96KB三路組相聯(lián)的統(tǒng)一高緩，作為指令和數(shù)據(jù)合用的第二級(jí)高緩。這個(gè)片上高緩極大地減少了一級(jí)高緩不命中時(shí)存儲(chǔ)器訪(fǎng)問(wèn)的平均等待時(shí)間。

PowerPC系列處理器

由美國(guó)IBM、Apple和Motorola公司聯(lián)合開(kāi)發(fā)的微處理芯片。PowerPC 601采用0.6pmCMOS工藝，工作主頻50/66MHz。只包含一級(jí)片上高緩，容量為32KB，組織形式為8路組相聯(lián)，指令和數(shù)據(jù)合存。PowerPC 604只在芯片內(nèi)設(shè)有四路組相聯(lián)的16KB指令高緩和16KB的數(shù)據(jù)高緩。PowerPC 620包含兩級(jí)片上高緩，在芯片內(nèi)設(shè)有四路組相聯(lián)的32KB指令高緩和32KB的數(shù)據(jù)高緩，在芯片外設(shè)有1一128MB的片外高緩。

Super SPARC

美國(guó)德州儀器公司(TI)為SUN微系統(tǒng)公司生產(chǎn)的第四代SPARC，采用超標(biāo)量RISC體系結(jié)構(gòu)。時(shí)鐘頻率最初為33至50MHz，最高可達(dá)100MHz。芯片上集成了36K字節(jié)Harvard結(jié)構(gòu)的高緩（16KB數(shù)據(jù)和20KB指令)。