浮點(diǎn)DSP,浮點(diǎn)DSP是什么意思
浮點(diǎn)DSP,浮點(diǎn)DSP是什么意思
浮點(diǎn)DSP可以完成整數(shù)和實(shí)數(shù)運(yùn)算,它的數(shù)據(jù)格式分為階碼和尾數(shù)(有一位可以設(shè)為符號(hào)位)。通常浮點(diǎn)DSP的數(shù)據(jù)寬度是32位的,它用24位組成尾數(shù),用8位組成階碼。在實(shí)際應(yīng)用中,尾數(shù)定義精度,階碼表示動(dòng)態(tài)范圍。
定點(diǎn)運(yùn)算DSP在應(yīng)用中已取得了極大的成功,而且仍然是DSP應(yīng)用的主體。然而,隨著對(duì)DSP處理速度與精度、存儲(chǔ)器容量、編程的靈活性和方便性要求的不斷提高、自80年代中后期以來(lái),各DSP生產(chǎn)廠家陸續(xù)推出了各自的32bit浮點(diǎn)運(yùn)算DSP。
和定點(diǎn)運(yùn)算DSP相比,浮點(diǎn)運(yùn)算DSP具有許多優(yōu)越性:
浮點(diǎn)運(yùn)算DSP比定點(diǎn)運(yùn)算DSP的動(dòng)態(tài)范圍要大很多。定點(diǎn)DSP的字長(zhǎng)每增加1bit,動(dòng)態(tài)范圍擴(kuò)大6dB。6666bit字長(zhǎng)的動(dòng)態(tài)范圍為96dB。程序員必須時(shí)刻關(guān)注溢出的發(fā)生。例如,在作圖像處理時(shí),圖像作旋轉(zhuǎn)、移動(dòng)等,就很容易產(chǎn)生溢出。這時(shí),要么不斷地移位定標(biāo),要么作截尾。前者要耗費(fèi)大量的程序空間和執(zhí)行時(shí)間,后者則很快帶來(lái)圖像質(zhì)量的劣化。總之,是使整個(gè)系統(tǒng)的性能下降。在處理低信噪比信號(hào)的場(chǎng)合,例如進(jìn)行語(yǔ)音識(shí)別、雷達(dá)和聲納信號(hào)處理時(shí),也會(huì)發(fā)生類似的問(wèn)題。而32bit浮點(diǎn)運(yùn)算DSP的動(dòng)態(tài)范圍可以作到666536dB,這不僅大大擴(kuò)大了動(dòng)態(tài)范圍,提高了運(yùn)算精度,還大大節(jié)省了運(yùn)算時(shí)間和存儲(chǔ)空間,因?yàn)榇蟠鬁p少了定標(biāo),移位和溢出檢查。
由于浮點(diǎn)DSP的浮點(diǎn)運(yùn)算用硬件來(lái)實(shí)現(xiàn),可以在單周期內(nèi)完成,因而其處理速度大大高于定點(diǎn)DSP。這一優(yōu)點(diǎn)在實(shí)現(xiàn)高精度復(fù)雜算法時(shí)尤為突出,為復(fù)雜算法的實(shí)時(shí)處理提供了保證。
32bit浮點(diǎn)DSP的總線寬度較定點(diǎn)DSP寬得多,因而尋址空間也要大得多。這一方面為大型復(fù)雜算法提供了可能、因?yàn)槭〉腄SP目標(biāo)子程序已使用到幾十MB存儲(chǔ)器或更多;另一方面也為高級(jí)語(yǔ)言編譯器、DSP操作系統(tǒng)等高級(jí)工具軟件的應(yīng)用提供了條件。
DSP的進(jìn)一步發(fā)展,必然是多處理器的應(yīng)用。新型的浮點(diǎn)DSP已開(kāi)始在通信口的設(shè)置和強(qiáng)化、資源共享等方面有所響應(yīng)。
非常好我支持^.^
(6) 100%
不好我反對(duì)
(0) 0%
相關(guān)閱讀:
- [處理器/DSP] 高通Hexagon NPU架構(gòu)技術(shù)詳解 2023-10-23
- [電子說(shuō)] 車載DSP:新應(yīng)用孕育國(guó)產(chǎn)“芯”機(jī)遇 2023-10-22
- [電子說(shuō)] LightCounting復(fù)盤(pán)ECOC 2023:LPO熱潮延續(xù) 2023-10-22
- [電子說(shuō)] ADI ADAU1701DSP數(shù)字音頻處理方案 2023-10-20
- [電子說(shuō)] 車載DSP:新應(yīng)用孕育國(guó)產(chǎn)“芯”機(jī)遇 2023-10-19
- [電子說(shuō)] 國(guó)產(chǎn)DSP操作教程:LCD圖片顯示實(shí)驗(yàn)(程序讀取圖片) 2023-10-19
- [通信網(wǎng)絡(luò)] C+L波段的400G部署情況 2023-10-19
- [電子說(shuō)] fpga與dsp通訊怎樣同步時(shí)鐘頻率?dsp和fpga通信如何測(cè)試? 2023-10-18
( 發(fā)表人:admin )