門(mén)陣列,門(mén)陣列是什么是意思
2010年03月26日 17:11 www.brongaenegriffin.com 作者：佚名 用戶(hù)評(píng)論（0）
關(guān)鍵字：門(mén)陣列(6478)
門(mén)陣列,門(mén)陣列是什么是意思
門(mén)陣列屬于半定制的集成電路，可分為有信道和無(wú)信道兩種。
有信道門(mén)陣列是在一個(gè)芯片上把門(mén)排列成陣列形式，嚴(yán)格地講是把單元(含有若干個(gè)器件)排列成陣列形式。單元被排列成行，行與行之間留有作為連線用的信道區(qū)，信道的寬度是固定的。這就是“有信道門(mén)陣列”這一名稱(chēng)的由來(lái)。為了保證單元之間的布線具有100％的布通率，需要有較寬的信道，但這樣會(huì)導(dǎo)致無(wú)用的走線區(qū)域，因而浪費(fèi)了硅面積。
為了不大量浪費(fèi)硅面積以及克服常規(guī)門(mén)陣列常有的門(mén)利用率低的缺點(diǎn)，1982年提出了門(mén)海的概念，也就是指無(wú)信道門(mén)陣列。門(mén)海技術(shù)并無(wú)實(shí)現(xiàn)確定的布線信道區(qū)，宏單元之間的連線將在無(wú)用的有效器件區(qū)上進(jìn)行。門(mén)海技術(shù)提高了電路的集成密度，在一個(gè)晶片(Die)上可以集成超過(guò)10萬(wàn)個(gè)門(mén)。在20世紀(jì)末，在一個(gè)晶片上已經(jīng)能夠設(shè)計(jì)門(mén)延遲為0.4ns的50-70萬(wàn)門(mén)的電路。
非常好我支持^.^
(1) 20%
不好我反對(duì)
(4) 80%
相關(guān)閱讀：
- [可編程邏輯] 什么是FPGA？FPGA現(xiàn)場(chǎng)可編程門(mén)陣列的綜合指南 2023-09-14
- [電子說(shuō)] riscv的fpga實(shí)現(xiàn)案例 基于RISC－V加速器實(shí)現(xiàn)現(xiàn)場(chǎng)可編程門(mén)陣列 CNN異構(gòu)的控制方案 2023-08-21
- [可編程邏輯] FPGA架構(gòu)演進(jìn)之路 FPGA架構(gòu)設(shè)計(jì)原則和實(shí)現(xiàn)挑戰(zhàn) 2023-08-11
- [可編程邏輯] FPGA設(shè)計(jì)的10個(gè)實(shí)用技巧 2023-08-01
- [電子說(shuō)] fpga是什么 2023-07-15
- [可編程邏輯] 詳解FPGA電源排序的四種方案 2023-05-24
- [可編程邏輯] FPGA 的結(jié)構(gòu)圖及優(yōu)勢(shì)分析 2023-05-11
- [電子說(shuō)] 使用微芯片現(xiàn)場(chǎng)可編程門(mén)陣列和片上系統(tǒng)的旋轉(zhuǎn)編碼器應(yīng)用 2023-04-21
( 發(fā)表人：admin )