中頻信號(hào)還原模塊完成處理后的信號(hào)的還原，主要由FPGA、高速DAC、后端調(diào)理電路、時(shí)鐘分配電路、控制信號(hào)發(fā)生電路，電源6部分組成，其中FPGA負(fù)責(zé)將處理之后的數(shù)據(jù)發(fā)給D/A轉(zhuǎn)換器以及整塊中頻還原卡的控制。高速ADC完成模/數(shù)轉(zhuǎn)換功能，后端調(diào)理電路提供A/D轉(zhuǎn)換后的濾波和信號(hào)放大功能，時(shí)鐘電路為系統(tǒng)提供高精度、低抖動(dòng)的時(shí)鐘信號(hào)，其構(gòu)成框圖如圖3所示。

?

　　該設(shè)計(jì)的高速DAC擬采用美信公司的高速DAC——MAX5887。MAX5887是先進(jìn)的14位、500MS/s數(shù)/模轉(zhuǎn)換器(DAC)，設(shè)計(jì)用于滿足要求性能苛刻的信號(hào)合成應(yīng)用。該DAC工作于3.3 V單電源，提供優(yōu)越的動(dòng)態(tài)性能，如76 dBc的無(wú)雜散動(dòng)態(tài)范圍(SFDR)(Fout=30 MHz時(shí))。MAX5887具有集成的1.2 V帶隙基準(zhǔn)和控制放大器，以保證高精度和低噪聲特性。此外，單獨(dú)的基準(zhǔn)輸入允許用戶外接基準(zhǔn)，以獲得最大的靈活性和提高增益精度。該設(shè)計(jì)為提高D/A轉(zhuǎn)換器的性能，采用精密的、低壓差、微功耗電壓基準(zhǔn)、溫度系數(shù)低至5 ppm/℃(最大值)的MAX6161來(lái)為MAX5 887提高參考。

　　2.3 固態(tài)存儲(chǔ)模塊設(shè)計(jì)

　　數(shù)字射頻存儲(chǔ)器的一個(gè)技術(shù)難點(diǎn)就是實(shí)現(xiàn)大容量高速數(shù)據(jù)的存儲(chǔ)與讀取。而固態(tài)電子硬盤(pán)在存儲(chǔ)容量和存取速度方面都能滿足該設(shè)計(jì)的需求。固態(tài)電子硬盤(pán)卡以FPGA為控制核心，以FLASH為存儲(chǔ)介質(zhì)，板上采用兩片型號(hào)為XC3S5000 FPGA，每片F(xiàn)PGA控制36片NAND FLASH，其結(jié)構(gòu)如圖4所示。每片F(xiàn)LASH128 MB，合計(jì)約9.2 GB容量。

?

　　外部數(shù)據(jù)流以LVDS的方式通過(guò)C96接口傳入固態(tài)電子硬盤(pán)，以I/O方式把數(shù)據(jù)從固態(tài)電子硬盤(pán)讀出。兩片F(xiàn)PGA之間通過(guò)普通I/O互聯(lián)，A片F(xiàn)PGA負(fù)責(zé)數(shù)據(jù)接收以及兩片F(xiàn)PGA之間的數(shù)據(jù)分配。這樣就解決了存取速度和存儲(chǔ)容量的問(wèn)題。

　　3 結(jié)語(yǔ)

　　本文采用基于PXIE的模塊化設(shè)計(jì)，在工程應(yīng)用領(lǐng)域具有更大的靈活性，系統(tǒng)完成了包括中頻信號(hào)采集模塊、中頻信號(hào)還原模塊和固態(tài)存儲(chǔ)模塊等電路的設(shè)計(jì)。中頻采集模塊采用6路采樣率為250 MHz、采樣精度為14位的高速A/D進(jìn)行采樣，中頻還原模塊采用6路采樣率為500 MHz、精度為14位的高速DAC進(jìn)行數(shù)/模轉(zhuǎn)換。