性能分析及仿真結(jié)果 - 跳頻通信中的抗干擾同步算法研究
本位提出的算法是利用頻點峰值和他們之間的距離信息作為判定的依據(jù),故對指定頻點上的信息能否正確接收不敏感。相對于干擾掉指定頻點上所攜帶的信息,干擾掉指定頻點上的能量信息是困難的,所以它有較強適應(yīng)性。性能分析分為兩個部分:一是系統(tǒng)的抗干擾性能,另一個是系統(tǒng)同步時間的性能指標。
4.1 抗干擾性能分析
跳頻同步系統(tǒng)主要有三種不同類型的干擾,分別為寬帶低密度干擾、窄帶高密度干擾和假冒同步干擾。寬帶低密度干擾需要較大的功率才能達到干擾效果,干擾效率低;窄帶高密度干擾,利用較高的干擾能量壓制部分頻點,對受壓制的頻點有較強的干擾能力,但受干擾的頻帶能夠覆蓋跳頻同步頻點的概率較小,干擾效率也不高;假冒干擾,干擾方使用被干擾方的同步頻率發(fā)送速率、格式和代數(shù)結(jié)構(gòu)都合法的假冒同步信息。這種干擾有可能造成頻繁的虛警,破壞同步系統(tǒng)的正常工作。對跳頻同步系統(tǒng)抗干擾能力可以從捕獲概率和虛警概率兩個方面去考察。
由前述算法介紹可知,假設(shè)系統(tǒng)共有n個正確的峰值信息用于計算跳轉(zhuǎn)位置,則共有
組的組合可以正確給出跳轉(zhuǎn)位置,又假設(shè)系統(tǒng)正確接收到的頻點峰值信息有k個,則共有
組能夠正確給出跳轉(zhuǎn)位置的組合。因為受到干擾而漏收、錯收的頻點峰值信息的組合所給出的跳轉(zhuǎn)位置或者不存在,或者是發(fā)散的,不會對判斷正確的跳轉(zhuǎn)位置帶來太大的影響。
圖5仿真的是正確頻點峰值信息個數(shù)與干擾頻點峰值信息個數(shù)不同組合情況下對正確跳轉(zhuǎn)位置的影響。
4.2 系統(tǒng)的時間指標分析
系統(tǒng)同步時間是指完成同步所需的時間。在基于定時快速掃描駐留同步過程中。同步時間就是同步頭的時間,本系統(tǒng)在理想情況下4個頻點峰值信息就可以準確地完成同步跳轉(zhuǎn)隨機跳的時間信息的計算,同步時間非常的短。圖6給出了系統(tǒng)同步時間與參與計算的頻點峰值信息個數(shù)之間的關(guān)系。
4.3 系統(tǒng)復(fù)雜性分析
基于定時信息的跳頻同步方式,在縮短同步捕獲時間方面優(yōu)于等待搜索式和位移等待式自同步方式;在可靠性方面優(yōu)于精確時鐘定時同步方式;在節(jié)省頻率資源方面優(yōu)于插入導(dǎo)頻頭同步方式。但在收端的快速掃描駐留同步過程中,頻率合成器頻率轉(zhuǎn)換時間要短,頻率跳變速率需增至4倍,而且對同步頭的檢測判斷過程中相應(yīng)地增加了信號處理的復(fù)雜性。因此這種同步方式性能的提高是以增加頻率合成器的技術(shù)難度和運算復(fù)雜度為代價的。
5 結(jié)論
本文針對跳頻系統(tǒng)中同步環(huán)節(jié)薄弱的問題,給出了一種抗干擾能力強的快速跳頻同步算法。算法的實現(xiàn)過程中充分考慮了先接收到的頻點峰值信息的優(yōu)先權(quán),使得該算法更加適合實際的應(yīng)用環(huán)境。算法有較好的抗干擾性能,且同步時間短,能夠在復(fù)雜電磁環(huán)境中較好地解決跳頻系統(tǒng)同步頭易受干擾的問題。
- 第 1 頁:跳頻通信中的抗干擾同步算法研究
- 第 2 頁:核心算法
- 第 3 頁:性能分析及仿真結(jié)果
本文導(dǎo)航
非常好我支持^.^
(1) 50%
不好我反對
(1) 50%
相關(guān)閱讀:
- [PCB設(shè)計] PCB設(shè)計原則和抗干擾措施 2023-10-18
- [電子說] PLC控制器的主要抗干擾措施 2023-10-18
- [PCB設(shè)計] ?電源PCB設(shè)計抗干擾、EMC部分指南 2023-10-17
- [電子說] 如何解決PLC控制系統(tǒng)抗干擾問題 2023-10-17
- [電子說] 智能門鎖產(chǎn)品中應(yīng)用的抗干擾低功耗觸摸感應(yīng)芯片 2023-10-17
- [電子說] ESD抗干擾測試是什么?防止ESD的常見方法有哪些 2023-10-08
- [電子說] 紅外光學(xué)系統(tǒng)抗干擾的主要方法 2023-09-26
- [電子說] X2安規(guī)電容在電源中的三大作用,除了抗干擾它還能做什么? 2023-09-22
( 發(fā)表人:彭菁 )