工作原理

　　z196引擎的超標(biāo)量通道可以在每個(gè)時(shí)鐘周期內(nèi)解碼3個(gè)z/Architecture CISC指令并執(zhí)行多達(dá)5個(gè)操作。每個(gè)核心有6個(gè)執(zhí)行單元：2個(gè)整數(shù)單元，1個(gè)浮點(diǎn)單元，2個(gè)加載/保存單元和1個(gè)小數(shù)單元。IBM表示，這浮點(diǎn)單元要比 z10芯片中的更好，但是沒(méi)有透露它在每個(gè)時(shí)鐘周期內(nèi)可以做多少flops。之前的一些z/Architecture CISC指令已經(jīng)被分割成塊，使其能夠更有效地分散在通道中，讓z196更像是RISC。

　　與POWER7芯片一樣，z196在芯片中采用嵌入式的DRAM（eDRAM）作為L(zhǎng)3緩存。這種eDRAM比經(jīng)常用作緩存的靜態(tài)DRAM（SRAM）速度更慢，你可以將其指定到一個(gè)特定的區(qū)域。對(duì)很多工作負(fù)載來(lái)說(shuō)，讓更多內(nèi)存接近于芯片要比使用高速內(nèi)存更加重要。z196處理器有 24 MB的eDRAM L3緩存，被劃分為2個(gè)存儲(chǔ)體，并由2個(gè)片上L3緩存控制器進(jìn)行管理。

　　每個(gè)z196芯片可以作為一個(gè)GX I/O總線控制器——這種方法同樣被用于POWER系列芯片中，用于連接主機(jī)通道適配器和其他外圍設(shè)備，每個(gè)插槽分配得到一個(gè)與受RAID保護(hù)的DDR3 主內(nèi)存相連接的內(nèi)存控制器。此外，z196芯片還有2個(gè)加密和壓縮處理器，IBM大型機(jī)采用了這種第三代電路設(shè)計(jì)。

　　z196芯片采用兩個(gè)核心共享其中一個(gè)協(xié)同處理器方式，且每個(gè)核心有16KB的緩存空間。最終達(dá)到每個(gè)z196芯片有一個(gè)可連接SMP Hub/共享緩存芯片接口。如下圖所示，有2個(gè)芯片被集成到一個(gè)z196多芯片模塊（MCM）上，提供了交叉耦合允許MCM上所有6個(gè)插槽通過(guò)40GB /s相連接。Z196提供的是交叉耦合訪問(wèn)方式，在MCM上提供了六個(gè)插槽以40GB/s的速度連接到各芯片上，zEnterprise 196 SMP Hub/共享緩存。

　　在IBM大型機(jī)中，z196處理引擎相當(dāng)于中央處理器（CP），而CP的互連芯片稱為共享緩存（SC）。每個(gè)SC有6個(gè)CP接口相互連接，其中有3個(gè)架構(gòu)接口連接到全加載的z196系統(tǒng)中其他3個(gè)MCM。

　　從上面的架構(gòu)圖來(lái)看，SMP Hub的一個(gè)優(yōu)點(diǎn)就是可以加載到帶有L4緩存的組件上，這是大多數(shù)服務(wù)器所沒(méi)有的——幾年前IBM曾向至強(qiáng)處理器的EXA芯片組上增加了一些L4緩存（即采用了eX4架構(gòu)的IBM X3850M2/3950M2平臺(tái)，可通過(guò)擴(kuò)展組建升級(jí)為16路系統(tǒng)。對(duì)應(yīng)的CPU為Xeon 7400系列）。L4緩存之所以重要，其原因在于大型機(jī)引擎的主頻要遠(yuǎn)高于主內(nèi)存速度，但是如果只通過(guò)增加一個(gè)緩存層來(lái)滿足Z196的引擎需求是非常昂貴 的。不管怎樣，這種SMP Hub/共享緩存芯片和CP一樣也是采用45nm制程工藝，有15億個(gè)晶體管，面積為478.8平方毫米，封裝中有8919個(gè)觸點(diǎn)。

　　每個(gè)MCM上部署6個(gè)CP和2個(gè)SC，MCM是一個(gè)邊長(zhǎng)96毫米的正方形，功耗1880瓦。每個(gè)處理器板有一個(gè)MCM，這使得一個(gè)完全連接的系 統(tǒng)可以達(dá)到96個(gè)CP，十幾個(gè)控制器可以訪問(wèn)多達(dá)3TB RAID內(nèi)存，32個(gè)I/O Hub接口最高可實(shí)現(xiàn)288 GB/s的I/O帶寬。頂架式zEnterprise 196 M80設(shè)備中的80個(gè)CP可用于運(yùn)行工作負(fù)載，其他可以使用Parallel Sysplex集群來(lái)耦合系統(tǒng)、管理I/O和熱備份等等。