SDRAM在一個時鐘周期內(nèi)只傳輸一次數(shù)據(jù)，它是在時鐘的上升期進行數(shù)據(jù)傳輸；而DDR內(nèi)存則是一個時鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，它能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，因此稱為雙倍速率同步動態(tài)隨機存儲器。DDR內(nèi)存可以在與SDRAM相同的總線頻率下達到更高的數(shù)據(jù)傳輸率。

　　與SDRAM相比：DDR運用了更先進的同步電路，使指定地址、數(shù)據(jù)的輸送和輸出主要步驟既獨立執(zhí)行，又保持與CPU完全同步；DDR使用了DLL(Delay Locked Loop，延時鎖定回路提供一個數(shù)據(jù)濾波信號)技術，當數(shù)據(jù)有效時，存儲控制器可使用這個數(shù)據(jù)濾波信號來精確定位數(shù)據(jù)，每16次輸出一次，并重新同步來自不同存儲器模塊的數(shù)據(jù)。DDR本質上不需要提高時鐘頻率就能加倍提高SDRAM的速度，它允許在時鐘脈沖的上升沿和下降沿讀出數(shù)據(jù)，因而其速度是標準SDRA的兩倍。

　　從外形體積上DDR與SDRAM相比差別并不大，他們具有同樣的尺寸和同樣的針腳距離。但DDR為184針腳，比SDRAM多出了16個針腳，主要包含了新的控制、時鐘、電源和接地等信號。DDR內(nèi)存采用的是支持2.5V電壓的SSTL2標準，而不是SDRAM使用的3.3V電壓的LVTTL標準。

??? DDR內(nèi)存的頻率可以用工作頻率和等效頻率兩種方式表示，工作頻率是內(nèi)存顆粒實際的工作頻率，但是由于DDR內(nèi)存可以在脈沖的上升和下降沿都傳輸數(shù)據(jù)，因此傳輸數(shù)據(jù)的等效頻率是工作頻率的兩倍。

DDR內(nèi)存的頻率

RDRAM

　RDRAM（Rambus DRAM）是美國的RAMBUS公司開發(fā)的一種內(nèi)存。與DDR和SDRAM不同，它采用了串行的數(shù)據(jù)傳輸模式。在推出時，因為其徹底改變了內(nèi)存的傳輸模式，無法保證與原有的制造工藝相兼容，而且內(nèi)存廠商要生產(chǎn)RDRAM還必須要加納一定專利費用，再加上其本身制造成本，就導致了RDRAM從一問世就高昂的價格讓普通用戶無法接收。而同時期的DDR則能以較低的價格，不錯的性能，逐漸成為主流，雖然RDRAM曾受到英特爾公司的大力支持，但始終沒有成為主流。

　　RDRAM的數(shù)據(jù)存儲位寬是16位，遠低于DDR和SDRAM的64位。但在頻率方面則遠遠高于二者，可以達到400MHz乃至更高。同樣也是在一個時鐘周期內(nèi)傳輸兩次次數(shù)據(jù)，能夠在時鐘的上升期和下降期各傳輸一次數(shù)據(jù)，內(nèi)存帶寬能達到1.6Gbyte/s。

　　普通的DRAM行緩沖器的信息在寫回存儲器后便不再保留，而RDRAM則具有繼續(xù)保持這一信息的特性，于是在進行存儲器訪問時，如行緩沖器中已經(jīng)有目標數(shù)據(jù)，則可利用，因而實現(xiàn)了高速訪問。另外其可把數(shù)據(jù)集中起來以分組的形式傳送，所以只要最初用24個時鐘，以后便可每1時鐘讀出1個字節(jié)。一次訪問所能讀出的數(shù)據(jù)長度可以達到256字節(jié)。

DDR2

DDR2的定義：

??? DDR2（Double Data Rate 2） SDRAM是由JEDEC（電子設備工程聯(lián)合委員會）進行開發(fā)的新生代內(nèi)存技術標準，它與上一代DDR內(nèi)存技術標準最大的不同就是，雖然同是采用了在時鐘的上升/下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2內(nèi)存卻擁有兩倍于上一代DDR內(nèi)存預讀取能力（即：4bit數(shù)據(jù)讀預取）。換句話說，DDR2內(nèi)存每個時鐘能夠以4倍外部總線的速度讀/寫數(shù)據(jù)，并且能夠以內(nèi)部控制總線4倍的速度運行。

??? 此外，由于DDR2標準規(guī)定所有DDR2內(nèi)存均采用FBGA封裝形式，而不同于目前廣泛應用的TSOP/TSOP-II封裝形式，F(xiàn)BGA封裝可以提供了更為良好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了堅實的基礎。回想起DDR的發(fā)展歷程，從第一代應用到個人電腦的DDR200經(jīng)過DDR266、DDR333到今天的雙通道DDR400技術，第一代DDR的發(fā)展也走到了技術的極限，已經(jīng)很難通過常規(guī)辦法提高內(nèi)存的工作速度；隨著Intel最新處理器技術的發(fā)展，前端總線對內(nèi)存帶寬的要求是越來越高，擁有更高更穩(wěn)定運行頻率的DDR2內(nèi)存將是大勢所趨。

DDR2與DDR的區(qū)別：

??? 在了解DDR2內(nèi)存諸多新技術前，先讓我們看一組DDR和DDR2技術對比的數(shù)據(jù)。?
1、延遲問題：

??? 從上表可以看出，在同等核心頻率下，DDR2的實際工作頻率是DDR的兩倍。這得益于DDR2內(nèi)存擁有兩倍于標準DDR內(nèi)存的4BIT預讀取能力。換句話說，雖然DDR2和DDR一樣，都采用了在時鐘的上升延和下降延同時進行數(shù)據(jù)傳輸?shù)幕痉绞?，但DDR2擁有兩倍于DDR的預讀取系統(tǒng)命令數(shù)據(jù)的能力。也就是說，在同樣100MHz的工作頻率下，DDR的實際頻率為200MHz，而DDR2則可以達到400MHz。

??? 這樣也就出現(xiàn)了另一個問題：在同等工作頻率的DDR和DDR2內(nèi)存中，后者的內(nèi)存延時要慢于前者。舉例來說，DDR 200和DDR2-400具有相同的延遲，而后者具有高一倍的帶寬。實際上，DDR2-400和DDR 400具有相同的帶寬，它們都是3.2GB/s，但是DDR400的核心工作頻率是200MHz，而DDR2-400的核心工作頻率是100MHz，也就是說DDR2-400的延遲要高于DDR400。

2、封裝和發(fā)熱量：

??? DDR2內(nèi)存技術最大的突破點其實不在于用戶們所認為的兩倍于DDR的傳輸能力，而是在采用更低發(fā)熱量、更低功耗的情況下，DDR2可以獲得更快的頻率提升，突破標準DDR的400MHZ限制。

??? DDR內(nèi)存通常采用TSOP芯片封裝形式，這種封裝形式可以很好的工作在200MHz上，當頻率更高時，它過長的管腳就會產(chǎn)生很高的阻抗和寄生電容，這會影響它的穩(wěn)定性和頻率提升的難度。這也就是DDR的核心頻率很難突破275MHZ的原因。而DDR2內(nèi)存均采用FBGA封裝形式。不同于目前廣泛應用的TSOP封裝形式，F(xiàn)BGA封裝提供了更好的電氣性能與散熱性，為DDR2內(nèi)存的穩(wěn)定工作與未來頻率的發(fā)展提供了良好的保障。

??? DDR2內(nèi)存采用1.8V電壓，相對于DDR標準的2.5V，降低了不少，從而提供了明顯的更小的功耗與更小的發(fā)熱量，這一點的變化是意義重大的。

DDR2采用的新技術：

??? 除了以上所說的區(qū)別外，DDR2還引入了三項新的技術，它們是OCD、ODT和Post CAS。

??? OCD（Off-Chip Driver）：也就是所謂的離線驅動調整，DDR II通過OCD可以提高信號的完整性。DDR II通過調整上拉（pull-up）/下拉（pull-down）的電阻值使兩者電壓相等。使用OCD通過減少DQ-DQS的傾斜來提高信號的完整性；通過控制電壓來提高信號品質。

??? ODT：ODT是內(nèi)建核心的終結電阻器。我們知道使用DDR SDRAM的主板上面為了防止數(shù)據(jù)線終端反射信號需要大量的終結電阻。它大大增加了主板的制造成本。實際上，不同的內(nèi)存模組對終結電路的要求是不一樣的，終結電阻的大小決定了數(shù)據(jù)線的信號比和反射率，終結電阻小則數(shù)據(jù)線信號反射低但是信噪比也較低；終結電阻高，則數(shù)據(jù)線的信噪比高，但是信號反射也會增加。因此主板上的終結電阻并不能非常好的匹配內(nèi)存模組，還會在一定程度上影響信號品質。DDR2可以根據(jù)自已的特點內(nèi)建合適的終結電阻，這樣可以保證最佳的信號波形。使用DDR2不但可以降低主板成本，還得到了最佳的信號品質，這是DDR不能比擬的。

??? Post CAS：它是為了提高DDR II內(nèi)存的利用效率而設定的。在Post CAS操作中，CAS信號（讀寫/命令）能夠被插到RAS信號后面的一個時鐘周期，CAS命令可以在附加延遲（Additive Latency）后面保持有效。原來的tRCD（RAS到CAS和延遲）被AL（Additive Latency）所取代，AL可以在0，1，2，3，4中進行設置。由于CAS信號放在了RAS信號后面一個時鐘周期，因此ACT和CAS信號永遠也不會產(chǎn)生碰撞沖突。

??? 總的來說，DDR2采用了諸多的新技術，改善了DDR的諸多不足，雖然它目前有成本高、延遲慢能諸多不足，但相信隨著技術的不斷提高和完善，這些問題終將得到解決。