（1）串／并轉換模塊主要功能是降低數(shù)據(jù)速率，進行并行處理，原始采樣速率為2 000 MSPS，分成D＝16路并行數(shù)據(jù)，每路數(shù)據(jù)速率變?yōu)?25MSPS。

　?。?）多相濾波模塊的功能是實現(xiàn)高效的多相濾波結構。它由兩級乘法器、有限沖擊響應濾波器（FIR）和16點并行FFT組成。其中，第一級乘法系數(shù)隨著數(shù)據(jù)的先后次序，并按1，1，-l，-1的順序變化來改變相應數(shù)據(jù)的符號。FIR濾波器采用全并行結構設計，原型低通濾波器的性能見表1。將原型濾波器分成16路，每相濾波器16階。第二級乘法器為一復數(shù)乘法。16點全并行FFT，采用流水線結構，可以在一個時鐘節(jié)拍內(nèi)完成FFT運算的功能。

　?。?）信號檢測模塊的功能是對某一信道是否有信號進行判斷。多相濾波出來的信號為復數(shù)，可以對其取模，利用幅度進行門限檢測，同時可以測量到達時間和脈沖寬度。由于濾波器的暫態(tài)特性，脈沖信號通過濾波器組會產(chǎn)生“兔耳效應”，為了消除兔耳效應以及噪聲的影響，在每個信道門限檢測的后面加了一個最小脈寬檢測電路，把兔耳效應和噪聲引起的窄脈沖剔除掉，如圖9所示。

　　表1 原型低通濾波器參數(shù)

　　圖9 信道化濾波器組

　　（4）數(shù)據(jù)選擇模塊功能是將有信號信道的數(shù)據(jù)選出來，為后面的測頻做準備。不必在每個信道后面都接一個測頻模塊以減少后面的測頻模塊，節(jié)約芯片資源。

　　（5）瞬時測頻模塊功能是運用Rife算法估計檢測到信號的瞬時頻率，并消除鏡像信號的影響。根據(jù)門限檢測的到達時間，選取N點數(shù)據(jù)做FFT，左右各刪除N/4點，只取中間的N/2。對這N/2點做Rife插值，若最高譜線大于某固定值時，可以判斷該信道存在真實信號，否則為虛假信號。

　?。?）脈沖描述字形成模塊是將上述截獲的脈沖信號的到達時間、脈沖寬度和瞬時頻率的參數(shù)編碼信息用PDW的形式輸出。

　　2．2 仿真驗證

　　經(jīng)過在ISE中編譯、綜合、布局布線得到FPGA資源使用報告如表2所示；數(shù)字信道化接收機實現(xiàn)參數(shù)如表3所示。

　　表2 設計資源消耗

　　表3 數(shù)字信道化接收機實現(xiàn)參數(shù)

　　3結語

　　將理論算法和FPGA實現(xiàn)結合起來，分析了數(shù)字信道化的原理，提出了一種基于多相濾波的信道化接收機與Rife瞬時測頻 相結合的方法。這種方法實現(xiàn)了大帶寬的全概率接收，可以消除虛假信號，同時提高測頻精度。整個接收機在單片F(xiàn)PGA 中實現(xiàn)，采用并行和流水線操作，可實現(xiàn)實時檢測，生成脈沖描述字（PDW）。在信道化接收機的數(shù)字化、軟件化和小型 化發(fā)展方面具有重要的現(xiàn)實意義。