傳統(tǒng)制造工藝遭遇瓶頸

　　原因在于，芯片在制造過程中通常會采用的自上而下、逐層制造的方法已經(jīng)出現(xiàn)了技術(shù)瓶頸，即使在通過最新的原子層沉積技術(shù)，將芯片工藝進一步帶入22nm、16甚至14nm，以及硅晶體管的“三維”結(jié)構(gòu)后，恐怕就再也沒路可走了。

　　我們知道，原子的體積非常小，例如，一個氫原子大約只是0.1nm，銫原子的體積在0.3nm左右，而硅芯片上的原子大概在0.2nm左右。如此，可以正確理解為，22或16nm的硅芯片上可以聚集幾百個原子，但這并不是某一個晶體管的大小，它實際上是一種離散芯片元件距離的有效措施而已。在22nm芯片中，這種制造工藝目前只被英特爾一家所掌握，并且其相關(guān)的芯片產(chǎn)品Ivy Bridge也即將面向市場其中的高-K介電層只有0.5nm厚，相當于2到3個原子的厚度。

　　然而問題在于，世界上沒有一種制造技術(shù)是完美的。當我們因為某個不適合的原子而影響了整個芯片時，它將不再可能創(chuàng)造出性能可靠且具備成本效益的優(yōu)質(zhì)電路。

　　突破口可能是“補充技術(shù)”

　　那么，究竟應(yīng)該如何突破14nm的技術(shù)瓶頸，也許惟一的選擇應(yīng)該是改變現(xiàn)有芯片的制造方式，現(xiàn)在研究人員每年都花費大量的時間和金錢在已有的逐層蝕刻技術(shù)領(lǐng)域，但這并不是解決問題的方向。

　　未來幾年的應(yīng)對措施應(yīng)該聚焦在那些臨時補充技術(shù)上，例如IBM的“silicon glue”以及Invensas的chip-stacking技術(shù)等，這些技術(shù)既可以降低能耗，提高單芯片性能，又可以將更多晶體管匯聚到同一晶圓片上其技術(shù)關(guān)鍵在于，減少柵極漏電來控制功耗，以及在單晶片上構(gòu)建更多數(shù)量的元件。

　　好在英特爾最近公布的14nm路線圖已經(jīng)回應(yīng)了我們對于突破14nm技術(shù)瓶頸的種種揣測，也是英特爾的答案是石墨芯片、光子或量子計算機，或是轉(zhuǎn)向了移動計算。不過，無論采用哪種技術(shù)，都不用太過擔心如果說永無止境的硅芯片制造工藝教會了人們什么，那就是未來的電腦一定會變得更快、更便宜和更有效。