chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

您好,歡迎來(lái)電子發(fā)燒友網(wǎng)! ,新用戶?[免費(fèi)注冊(cè)]

您的位置:電子發(fā)燒友網(wǎng)>電子百科>半導(dǎo)體技術(shù)>封裝>

晶圓級(jí)封裝產(chǎn)業(yè)(WLP),晶圓級(jí)封裝產(chǎn)業(yè)(WLP)是什么意思

2010年03月04日 11:35 www.brongaenegriffin.com 作者:佚名 用戶評(píng)論(0
關(guān)鍵字:

晶圓級(jí)封裝產(chǎn)業(yè)(WLP),晶圓級(jí)封裝產(chǎn)業(yè)(WLP)是什么意思

一、晶圓級(jí)封裝(Wafer Level Packaging)簡(jiǎn)介 晶圓級(jí)封裝(WLP,Wafer Level Package) 的一般定義為直接在晶圓上進(jìn)行大多數(shù)或是全部的封裝測(cè)試程序,之后再進(jìn)行切割(singulation)制成單顆組件。而重新分配(redistribution)與凸塊(bumping)技術(shù)為其I/O繞線的一般選擇。WLP

一、晶圓級(jí)封裝(Wafer Level Packaging)簡(jiǎn)介
晶圓級(jí)封裝(WLP,Wafer Level Package) 的一般定義為直接在晶圓上進(jìn)行大多數(shù)或是全部的封裝測(cè)試程序,之后再進(jìn)行切割(singulation)制成單顆組件。而重新分配(redistribution)與凸塊(bumping)技術(shù)為其I/O繞線的一般選擇。WLP封裝具有較小封裝尺寸(CSP)與較佳電性表現(xiàn)的優(yōu)勢(shì),目前多用于低腳數(shù)消費(fèi)性IC的封裝應(yīng)用(輕薄短小)。

晶圓級(jí)封裝(WLP)簡(jiǎn)介

?
資料來(lái)源:Georgia Institute of Technology(2005/09), IBT Research 整理

常見(jiàn)的WLP封裝繞線方式如下:1. Redistribution (Thin film), 2. Encapsulated Glass substrate, 3. Gold stud/Copper post, 4. Flex Tape等。此外,傳統(tǒng)的WLP封裝多采用Fan-in 型態(tài),但是伴隨IC信號(hào)輸出pin數(shù)目增加,對(duì)ball pitch的要求趨于嚴(yán)格,加上部分組件對(duì)于封裝后尺寸以及信號(hào)輸出腳位位置的調(diào)整需求,因此變化衍生出Fan-out 與Fan-in + Fan-out 等各式新型WLP封裝型態(tài),其制程概念甚至跳脫傳統(tǒng)WLP封裝,目前德商英飛凌與臺(tái)商育霈均已經(jīng)發(fā)展相關(guān)技術(shù)。

二、WLP的主要應(yīng)用領(lǐng)域

整體而言,WLP的主要應(yīng)用范圍為Analog IC(累比IC)、PA/RF(手機(jī)放大器與前端模塊)與CIS(CMOS Image Sensor)等各式半導(dǎo)體產(chǎn)品,其需求主要來(lái)自于可攜式產(chǎn)品(iPod, iPhone)對(duì)輕薄短小的特性需求,而部分NOR Flash/SRAM也采用WLP封裝。此外,基于電氣性能考慮,DDR III考慮采用WLP或FC封裝,惟目前JEDEC仍未制定最終規(guī)格(注:至目前為止, Hynix, Samsung與 Elpida已發(fā)表DDR III產(chǎn)品仍采FBGA封裝),至于SiP應(yīng)用則屬于長(zhǎng)期發(fā)展目標(biāo)。此外,采用塑料封裝型態(tài)(如PBGA)因其molding compound 會(huì)對(duì)MEMS組件的可動(dòng)部份與光學(xué)傳感器(optical sensors)造成損害,因此MEMS組件也多采用WLP封裝。而隨著Nintendo Wii與APPLE iPhone與iPod Touch等新興消費(fèi)電子產(chǎn)品采用加速傳感器陀螺儀等MEMS組件的加溫,成為WLP封裝的成長(zhǎng)動(dòng)能來(lái)源。

WLP的主要應(yīng)用領(lǐng)域

?
資料來(lái)源:SamsungElectronics(2004/09),IBTResearch整理

各種封裝型態(tài)的比較

?
資料來(lái)源: Infineon(2006), IBT Research 整理

三、WLP的優(yōu)點(diǎn)與挑戰(zhàn)

僅就以下四點(diǎn)討論WLP發(fā)展的挑戰(zhàn),至于優(yōu)點(diǎn)請(qǐng)參考下圖。

1.組件縮小化

伴隨制程微縮的組件縮小化(footprint change),對(duì)WL-CSP的設(shè)計(jì)造成挑戰(zhàn),特別是Fan-in型態(tài)的WL-CSP的Ball diameter與ball pitch的技術(shù)難度提升,甚至造成封裝良率的提升瓶頸,進(jìn)而導(dǎo)致成本上升,此議題必須妥善因應(yīng),否則WLP的應(yīng)用將局限于小尺寸與低腳數(shù)組件,市場(chǎng)規(guī)模也將受限。

2.價(jià)格

WLP必須與傳統(tǒng)封裝如TSOP接近甚至更低,而其設(shè)計(jì)架構(gòu)、使用材料與制造流程將對(duì)最終生產(chǎn)良率扮演最重要的價(jià)格因素,更是WLP封測(cè)廠商能否成功的關(guān)鍵要素。

3.可靠度

晶粒與基板之間的thermal mismatch隨尺次越大越加嚴(yán)重,其所造成的solder ball fatigue(錫鉛球熱疲勞)導(dǎo)致WLP 輸出腳數(shù)多局限于輸出腳數(shù)小于60的產(chǎn)品,而隨著半導(dǎo)體組件輸出信號(hào)腳數(shù)的增加,加強(qiáng)bumping 連結(jié)強(qiáng)度的重要性日趨提高。

4.測(cè)試方法(Wafer level testing and burn-in)

KGD(Known Good Die)的價(jià)格必須與TSOP相近,而WLP對(duì)于高密度接觸點(diǎn)與接觸點(diǎn)共平面性/壓力的要求相當(dāng)嚴(yán)格,成本不易壓低。而WLP相關(guān)治具套件的開(kāi)發(fā)與規(guī)模經(jīng)濟(jì)成為WLP cost-down以及市場(chǎng)成長(zhǎng)的重要關(guān)鍵,畢竟最終價(jià)格效能(C/P ratio)還是封裝型態(tài)選擇的關(guān)鍵要素。

WL-CSP的優(yōu)點(diǎn)

?
資料來(lái)源: Infineon(2005/09), IBT Research 整理

四、WLP市場(chǎng)規(guī)模與主要供貨商

2005年WLP封裝市場(chǎng)規(guī)模達(dá)到2.1億美元,預(yù)計(jì)于2010年將成長(zhǎng)至5.5億美元,期間產(chǎn)值CAGR達(dá)到21%,成長(zhǎng)率不僅優(yōu)于整體半導(dǎo)體產(chǎn)業(yè),亦優(yōu)于整體封裝產(chǎn)業(yè),而如前所述消費(fèi)性電子產(chǎn)品對(duì)輕薄短小特性的需求,以及加速傳感器與陀螺儀等MEMS組件的封裝需求為WLP市產(chǎn)的主要成長(zhǎng)動(dòng)能來(lái)源。目前WLP主要的供貨商包括主要如STM等IDM大廠(一貫化整合制程需求)、日月光等主要封測(cè)委外代工廠(具有bumping技術(shù)與產(chǎn)能優(yōu)勢(shì))、聚焦WLP技術(shù)的專業(yè)封測(cè)廠如臺(tái)積電與OV合資的精材科技(以CMOS組件封裝為主,并發(fā)展TSV- Through Silicon Vias等多元新興封裝技術(shù)),以及臺(tái)商育霈與大陸長(zhǎng)江電子等廠商。

2005~2010 WLP封裝市場(chǎng)規(guī)模

?
資料來(lái)源: IEK(2007/05), IBT Research 整理 單位: 百萬(wàn)美元

WLP(晶圓級(jí)封裝):超越IC封裝的技術(shù)

圓級(jí)封裝(WLP)是一項(xiàng)公認(rèn)成熟的工藝,元器件供貨商正尋求將WLP用于更多的領(lǐng)域,而業(yè)界對(duì)WLP技術(shù)的支持推動(dòng)著該技術(shù)快速走向成熟。WLP中一個(gè)關(guān)鍵工藝是晶圓凸點(diǎn),其技術(shù)發(fā)展已進(jìn)入實(shí)用階段,日趨成熟穩(wěn)定。隨著組件供貨商(包括功率和光電子器件)正積極轉(zhuǎn)向WLP應(yīng)用,其使用范圍也在不斷擴(kuò)大。


晶圓級(jí)封裝的背景


晶圓級(jí)封裝技術(shù)源自于倒裝芯片。晶圓級(jí)封裝的開(kāi)發(fā)主要是由集成器件制造廠家(IBM)率先啟動(dòng)。1964年,美國(guó)IBM公司在其M360計(jì)算器中最先采用了FCOB焊料凸點(diǎn)倒裝芯片器件。1969年,美國(guó)Delco公司在汽車中使用了焊料凸點(diǎn)器件。二十世紀(jì)70年代,NEC、日立等日本公司開(kāi)始在一些計(jì)算器和超級(jí)計(jì)算器中采用FCOB器件。到了二十世紀(jì)90年代,世界上成立了諸如Kulicke and Soffa’s Flip Chip Division、Unitive、Fujitsu Tohoku Electronics、IC Interconnect等眾多晶圓凸點(diǎn)的制造公司,這些公司擁有的基礎(chǔ)技術(shù)是電鍍工藝與焊膏工藝。這些公司利用凸點(diǎn)技術(shù)和薄膜再分布技術(shù)開(kāi)發(fā)了晶圓級(jí)封裝技術(shù)。FCD公司和富士通公司的超級(jí)CSP(Ultra? CSP與Supper CSP)是首批進(jìn)入市場(chǎng)的晶圓級(jí)封裝產(chǎn)品。

1999年,晶圓凸點(diǎn)的制造公司開(kāi)始給主要的封裝配套廠家發(fā)放技術(shù)許可證。這樣,倒裝芯片和晶圓級(jí)封裝也就逐漸在世界各地推廣開(kāi)來(lái)。例如,***的ASE公司和Siliconware公司以及韓國(guó)的Amkor公司就是按照FCD公司的技術(shù)授權(quán)來(lái)制造超級(jí)CSP(Ultra CSP)的。


晶圓級(jí)封裝技術(shù)的現(xiàn)狀


隨著IC芯片技術(shù)的發(fā)展,芯片封裝技術(shù)也不斷達(dá)到新的水平,目前已可在單芯片上實(shí)現(xiàn)系統(tǒng)的集成。

在眾多的新型封裝技術(shù)中,晶圓級(jí)封裝技術(shù)最具創(chuàng)新性、最受世人矚目,是封裝技術(shù)取得革命性突破的標(biāo)志。晶圓級(jí)封裝技術(shù)的構(gòu)思是在整片晶圓上進(jìn)行CSP封裝技術(shù)的制造,也就是在晶圓級(jí)基本完成了大部分的封裝工作。因此,晶圓級(jí)封裝結(jié)構(gòu),則可省略覆晶技術(shù)點(diǎn)膠的步驟,目前可采用彈性體或是類彈性體來(lái)抵消應(yīng)力,而這些彈性體的制程,可在整片晶圓上完成,因此省去了對(duì)一個(gè)個(gè)組件分別點(diǎn)膠的復(fù)雜制程。方形晶圓封裝技術(shù)的設(shè)計(jì)理念,首先為增加組件與底材之間的距離,亦即選用更大的錫鉛焊料球?qū)崿F(xiàn)導(dǎo)電性,現(xiàn)有的晶圓級(jí)封裝技術(shù),采用重新布局技術(shù)來(lái)加大錫鉛焊料球的間距,以達(dá)到加大錫鉛焊料球體積的需求,進(jìn)而降低并承受由基板與組件之間熱膨脹差異而產(chǎn)生的應(yīng)力,提高組件的可靠性。

晶圓級(jí)封裝和晶圓級(jí)芯片尺寸封裝(WLCSP)是同一概念,它是芯片尺寸封裝的一個(gè)突破性進(jìn)展,表示的是一類電路封裝完成后仍以晶圓形式存在的封裝,其流行的主要原因是它可將封裝尺寸減小到和IC芯片一樣大小以及其加工的成本低,晶圓級(jí)封裝目前正以驚人的速度增長(zhǎng),其平均年增長(zhǎng)率(CAGR)可達(dá)210%,推動(dòng)這種增長(zhǎng)的器件主要是集成電路、無(wú)源組件、高性能存儲(chǔ)器和較少引腳數(shù)的器件。

目前有5種成熟的工藝技術(shù)可用于晶圓凸點(diǎn),每種技術(shù)各有利弊。其中金線柱焊接凸點(diǎn)和電解或化學(xué)鍍金焊接凸點(diǎn)主要用于引腳數(shù)較少的封裝(一般少于40),應(yīng)用領(lǐng)域包括玻璃覆晶封裝(COG)、軟膜覆晶封裝(COF)和RF模塊。由于這類技術(shù)材料成本高、工序時(shí)間長(zhǎng),因此不適合I/O引腳多的封裝件。另一種技術(shù)是先置放焊料球,再對(duì)預(yù)成形的焊料球進(jìn)行回流焊接,這種技術(shù)適用于引腳數(shù)多達(dá)300的封裝件。目前用得最多的兩種晶圓凸點(diǎn)工藝是電解或化學(xué)電鍍焊料,以及使用高精度壓印平臺(tái)的焊膏印刷。

印刷焊膏的優(yōu)點(diǎn)之一是設(shè)備投資少,這使很多晶圓凸點(diǎn)加工制造廠家都能進(jìn)入該市場(chǎng),為半導(dǎo)體制造廠家服務(wù)。隨著WLP逐漸為商業(yè)市場(chǎng)所接受,全新的晶圓凸點(diǎn)專業(yè)加工服務(wù)需求持續(xù)迅速增長(zhǎng)。的確,大多數(shù)晶圓凸點(diǎn)加工廠都以印刷功能為首要條件,并提供一項(xiàng)或多項(xiàng)其它技術(shù)。業(yè)界許多人士都認(rèn)為焊膏印刷技術(shù)將主導(dǎo)多數(shù)晶圓凸點(diǎn)的應(yīng)用。

最近幾年,將四種不同類型的CSP確定為區(qū)別新涌現(xiàn)出的封裝方法的商業(yè)化途徑:作為小型化的BGA的剛性和柔性互連、引線框架基和晶圓級(jí)封裝。由于經(jīng)濟(jì)方面的考慮推動(dòng)著封裝技術(shù)向著晶圓級(jí)封裝(WLP)的方向發(fā)展,以便在布局定位之前,使每種芯片的封裝定形,并確定測(cè)試方法。向300mm晶圓尺寸過(guò)渡推動(dòng)著越來(lái)越多的晶圓級(jí)封裝程序的定形方法的出臺(tái)。WLP對(duì)于低針腳數(shù)無(wú)源組件、EEPROM、閃存、DRAMASIC和微處理機(jī)已是一種經(jīng)濟(jì)的方法。用于互連的面數(shù)組對(duì)于IC的I/O間距與印制電路板(PCB)的布線密度匹配也是很有必要的,這對(duì)于將用于微電子系統(tǒng)的不同組件或模塊組合到一起是很必要的。因此,10年前開(kāi)發(fā)出的重新布局技術(shù)對(duì)于WLP來(lái)說(shuō)是一種最基本的工藝步驟。

目前的大容量WLP與Phoenix, Arizona和Unitive(自1999年在***)(開(kāi)始從MCNC分離出來(lái),現(xiàn)在屬于Amkor的一部分)的FCI(前者倒裝芯片技術(shù))的技術(shù)類似。他們的商標(biāo)名為UltraCSP(FCI)和Xtreme(Unitive/Amkor)的這種技術(shù)制定了標(biāo)準(zhǔn),現(xiàn)在WLP每星期的出貨量達(dá)百萬(wàn)件。

WLP是在市場(chǎng)不斷地追求小型化的壓力下,倒裝芯片技術(shù)與SMT和BGA結(jié)合的產(chǎn)物。業(yè)內(nèi)對(duì)于晶圓級(jí)封裝理念的命名還不明確,定義上有些混亂。關(guān)鍵是在組裝前是否需要對(duì)器件進(jìn)行進(jìn)一步的封裝。如果不需要的話,就應(yīng)將這種技術(shù)定義為晶圓級(jí)封裝。對(duì)于多數(shù)高I/O微處理機(jī)和ASIC來(lái)說(shuō),在實(shí)施最后表面組裝焊接前,芯片是裝在互連載體上的,這樣的話,就不是晶圓級(jí)封裝了。縮略語(yǔ)FCIP(封裝內(nèi)倒裝芯片,F(xiàn)lip Chip in Package)應(yīng)用于這些方法中。

用于CSP的所有晶圓級(jí)方法的獨(dú)特性能是在封裝內(nèi)沒(méi)有采用(圓片級(jí))鍵合技術(shù)。其是集BGA/CSP、倒裝芯片和晶圓處理的經(jīng)濟(jì)性優(yōu)點(diǎn)于一體,使其成為一種低成本的封裝方法。

新的和改良的微電子系統(tǒng)要求更加復(fù)雜的器件,由于板上的子系統(tǒng)布線方面的因素,這類器件會(huì)限制性能。堆棧的各塑料封裝不僅有成本高的缺點(diǎn),而且不能夠?yàn)閷?shí)現(xiàn)縮小整體封裝尺寸和像電阻、電容、電感和濾波器這樣的無(wú)源組件的集成提供有效的方法。3D系統(tǒng)集成提供了一種可以克服這些缺點(diǎn)的技術(shù)。

采用倒裝芯片進(jìn)行垂直集成要求有一個(gè)重新布局軌跡的基體芯片,使其與二個(gè)芯片的I/O布局匹配。這樣,就能夠使倒裝芯片的性能優(yōu)點(diǎn)與集成到重新布局層中的無(wú)源組件的選擇相結(jié)合。圖2所示是在重新布局的IC焊盤(pán)的第二個(gè)硅芯片上裝有倒裝芯片的微控制器的堆棧式FC-WLP。從基體芯片到WLCSP基板的互連是使用線焊的方法完成的。

在這種方法中,晶圓級(jí)上的功能基體芯片被用作第二個(gè)芯片的倒裝芯片鍵合的有源基板。使用共晶或無(wú)鉛焊料球?qū)崿F(xiàn)電子和機(jī)械互連,其方法是采用電鍍技術(shù)沉積無(wú)鉛焊料。將基體芯片重新布局在可焊的UBM的面數(shù)組。重新布局是由電鍍銅軌跡達(dá)到低電氘率。


使用低K成像的BCB實(shí)現(xiàn)介質(zhì)隔離


目前,晶圓級(jí)封裝正向更廣泛的應(yīng)用領(lǐng)域過(guò)渡:MEMS和MOEMS乃至被應(yīng)用于生物醫(yī)學(xué)領(lǐng)域。

1995年,Shellcase公司將用于光學(xué)組件的WLP應(yīng)用于兩塊平行玻璃板之間的芯片密封。外部焊盤(pán)擴(kuò)充到芯片的劃線。

然后,將晶圓的有源面膠粘到玻璃板,使晶圓的厚度減薄到100μm。將第二塊玻璃板膠粘到晶圓的反面,并將其局部鋸開(kāi),使延長(zhǎng)的焊盤(pán)裸露出來(lái)。操作員在UBM焊盤(pán)的數(shù)組面上進(jìn)行鍍覆,粘附焊料球,通過(guò)切片使最終的晶圓定位。在這個(gè)封裝中的芯片的有源面有通路。

Schott電子封裝公司已推出了以光學(xué)應(yīng)用為重點(diǎn)的新的封裝技術(shù)。光學(xué)封裝和多數(shù)MEMS封裝必須解決一個(gè)最基本的問(wèn)題,即當(dāng)將SMT組裝技術(shù)應(yīng)用于器件中時(shí):必須使傳感器表面與環(huán)境相互作用而不會(huì)出現(xiàn)由于封裝所造成的任何限制,同時(shí),保護(hù)傳感器器件不受環(huán)境的影響。

如果傳感器的有源面是在器件的一面,而用于互連的柵數(shù)組觸點(diǎn)布設(shè)在圖像傳感器芯片反面的話,用于傳感器的WLP是可制造的。硅-導(dǎo)通孔-觸點(diǎn)對(duì)于這種方法來(lái)說(shuō)是至關(guān)重要的。這種方法對(duì)以光學(xué)應(yīng)用為重點(diǎn)的新的封裝技術(shù)是一種將WLP和MEMS工藝技術(shù)智能的組合,是Schott 電子封裝公司所獲得的結(jié)果,而且柏林的Fraunhofer IZM公司為生產(chǎn)進(jìn)行的共同深層次開(kāi)發(fā)。這種新技術(shù)的特性是在完成了低成本組裝后能夠完全接觸到傳感器前面的硅-導(dǎo)通孔-觸點(diǎn)。因此,是可以采用晶圓級(jí)封裝的,因?yàn)閭鞲衅鞯挠性疵媸窃阪I合到玻璃晶圓器件的一面和在底部對(duì)互連的柵數(shù)組觸點(diǎn)重新布局。

基本工藝步驟是將傳感器晶圓鍵合到玻璃晶圓上,研磨傳感器晶圓,在硅中蝕刻導(dǎo)通孔,以便在反面開(kāi)出一個(gè)焊盤(pán),采用噴涂的方法,在反面重新布局觸點(diǎn),進(jìn)行深層金屬板印刷,最后植球。所有的工藝步驟都是高產(chǎn)量的全自動(dòng)生產(chǎn)。像CCD這樣的光學(xué)傳感器的性能沒(méi)有變化。

這種新的高可靠性技術(shù)將會(huì)進(jìn)一步降低傳感器的封裝成本,為客戶或汽車產(chǎn)品市場(chǎng)開(kāi)發(fā)出一種新的應(yīng)用方法。還開(kāi)發(fā)出了晶圓級(jí)封裝的一個(gè)新的應(yīng)用領(lǐng)域。可移植的無(wú)線中樞神經(jīng)界面這種新的封裝理念正在開(kāi)發(fā)中。完全集成的、無(wú)線中樞神經(jīng)記錄器件將使患者從與聯(lián)機(jī)相關(guān)的感染和障礙的風(fēng)險(xiǎn)中解脫出來(lái),允許接口節(jié)點(diǎn)網(wǎng)絡(luò)穿過(guò)中心和外圍神經(jīng)系統(tǒng)分布。長(zhǎng)期可移植的無(wú)線神經(jīng)中樞界面要求在濕電化學(xué)環(huán)境下感應(yīng)、數(shù)據(jù)處理、通訊和操作功率的生物配伍和長(zhǎng)期穩(wěn)定的高密度集成。此項(xiàng)研究的目的是為下一代無(wú)線猶他神經(jīng)中樞界面的硅聚酰亞胺、陶瓷和SMD組件的堆?;旌辖M裝開(kāi)發(fā)一種生物配伍晶圓級(jí)集成和互連技術(shù)。


晶圓級(jí)封裝的未來(lái)趨勢(shì)


使用無(wú)鉛和細(xì)間距凸點(diǎn)的晶圓級(jí)封裝(WLP)在全球WLP的市場(chǎng)需求中所占份額還較小。盡管根據(jù)國(guó)際半導(dǎo)體技術(shù)藍(lán)圖(ITRS)預(yù)測(cè):到2009年,凸點(diǎn)間的間距(相鄰?fù)裹c(diǎn)中心到中心的距離)為100mm。但對(duì)于量產(chǎn)的凸點(diǎn)制造商來(lái)說(shuō),目前市場(chǎng)對(duì)間距<100mm凸點(diǎn)的需求量非常低。例如,焊料凸點(diǎn)的先導(dǎo)者IBM,仍在許多產(chǎn)品中使用間距為220mm的C4凸點(diǎn)技術(shù)。對(duì)細(xì)間距互連來(lái)說(shuō),目前一個(gè)很小但增長(zhǎng)迅速的應(yīng)用領(lǐng)域是在高密度象素探測(cè)器數(shù)組上的應(yīng)用。與此同時(shí),很多市場(chǎng)和實(shí)際應(yīng)用對(duì)無(wú)鉛焊料的需求也呈快速增長(zhǎng)態(tài)勢(shì)。大量汽車電子產(chǎn)品和手機(jī)的OEM供貨商發(fā)現(xiàn),客戶對(duì)于無(wú)鉛產(chǎn)品的需求正持續(xù)增長(zhǎng)。


結(jié)論


隨著越來(lái)越多晶圓焊料凸點(diǎn)專業(yè)廠家將焊膏印刷工藝用于WLP封裝,批量壓印技術(shù)開(kāi)始在半導(dǎo)體封裝領(lǐng)域廣泛普及。然而,大型EMS企業(yè)也走進(jìn)了WLP領(lǐng)域。封裝和板卡之間的邊界,以及封裝與組裝工藝之間的邊界日漸模糊,迫使企業(yè)必須具備晶圓級(jí)和芯片級(jí)工藝技術(shù)來(lái)為客戶服務(wù)。當(dāng)然,這些企業(yè)對(duì)精密絲網(wǎng)印刷工藝已很熟悉,多年來(lái)一直采用這種工藝技術(shù)進(jìn)行器件貼裝前的焊膏涂敷。因此,將印刷技術(shù)轉(zhuǎn)向WLP工藝相對(duì)比較容易。

在十年內(nèi),晶圓級(jí)封裝在半導(dǎo)體工業(yè)中的基礎(chǔ)結(jié)構(gòu)已發(fā)生變化。集成的無(wú)源組件、3D集成和MEMS/MOEMS采用了可靠的WLP理念。3D集成系統(tǒng)在與降低了互連長(zhǎng)度結(jié)合時(shí)對(duì)板子的空間要求小,為高頻應(yīng)用提供了較小的寄生效應(yīng)。集成的無(wú)源組件將進(jìn)一步推動(dòng)著WLP向前發(fā)展。因此,WLP將向著SiP方向發(fā)展。因?yàn)楣に嚰夹g(shù)、工藝設(shè)備和材料以及人們通常的思維方式在許多方面達(dá)成了共識(shí),WLP和SiP在業(yè)界的應(yīng)用將會(huì)從倒裝芯片和晶圓凸點(diǎn)植球基礎(chǔ)結(jié)構(gòu)方面受益,目前正以驚人的步伐向前發(fā)展。此外,WLP必須轉(zhuǎn)變成復(fù)雜的系統(tǒng)集成和實(shí)現(xiàn)無(wú)鉛化,以迎接快速發(fā)展的半導(dǎo)體的需求和滿足客戶日益提高的功能性需求。

非常好我支持^.^

(294) 92.7%

不好我反對(duì)

(23) 7.3%

相關(guān)閱讀:

( 發(fā)表人:admin )

      發(fā)表評(píng)論

      用戶評(píng)論
      評(píng)價(jià):好評(píng)中評(píng)差評(píng)

      發(fā)表評(píng)論,獲取積分! 請(qǐng)遵守相關(guān)規(guī)定!

      ?