chinese直男口爆体育生外卖, 99久久er热在这里只有精品99, 又色又爽又黄18禁美女裸身无遮挡, gogogo高清免费观看日本电视,私密按摩师高清版在线,人妻视频毛茸茸,91论坛 兴趣闲谈,欧美 亚洲 精品 8区,国产精品久久久久精品免费

您好,歡迎來電子發(fā)燒友網(wǎng)! ,新用戶?[免費注冊]

您的位置:電子發(fā)燒友網(wǎng)>電子百科>主機配件>軟驅>

基于模型的Zynq SoC軟硬件協(xié)同設計工作流程及其案例研究

2017年11月17日 09:43 MathWorks 公司 作者:Eric Cigan,Noam Levin 用戶評論(0

基于模型的設計工作流程讓工程師不必進入實驗室,在桌面上就能完成設計權衡。

2011 年賽靈思 Zynq?-7000 All Programmable SoC 的推出為 FPGA 行業(yè)帶來了突破性創(chuàng)新。這些器件通過將雙核 ARM?CortexTM-A9MPCoreTM 處理器和豐富的可編程邏輯完美結合在一起,為大量應用提供了諸多優(yōu)勢。采用 Zynq SoC,設計人員既可享受在行業(yè)最常用的處理器上開發(fā)軟件應用的好處,還能獲得通過高速可編程邏輯架構上的硬件加速所提供的靈活性和吞吐量。

借助MathWorks ? 提供的 MATLAB? 和Simulink?,今天的創(chuàng)新者能夠運用高度集成的軟硬件工作流程創(chuàng)建高度優(yōu)化的系統(tǒng)。本文提供的案例研究將講述這一基于模型的工作流程。

賽靈思于 2011 年 12 月推出業(yè)界首款Zynq SoC時,設計人員就意識到他們可以將其傳統(tǒng)的用分立處理器和 FPGA 構建的多芯片解決方案移植到單芯片平臺上。他們可以在新平臺上創(chuàng)建基于 FPGA 的加速器,掃除軟件執(zhí)行障礙,利用賽靈思及其 IP 合作伙伴提供的一系列的現(xiàn)成的生產(chǎn)就緒型 IP,滿足數(shù)字信號處理、網(wǎng)絡、通信等應用需求。
?

尚待解決的問題是他們如何為這款新器件編程。憧憬軟硬件聯(lián)合設計潛力的設計人員尋求的是能夠在 ARM 處理器和可編程邏輯間對設計進行智能分區(qū)的集成工作流程。但他們找到的卻是各自為陣的軟硬件工作流程:一面是針對 ARM 內核的常規(guī)嵌入式軟件開發(fā)流程;另一面是針對可編程邏輯的IP 組裝、傳統(tǒng)RTL 和新興高層次綜合工具組合在一起的硬件工作流程。

集成工作流程

2013 年 9 月,MathWorks 使用基于模型的設計推出了一種 Zynq-7000 SoC 軟硬件工作流程。在這個工作流程(圖 1)中,設計人員可在 Simulink 中創(chuàng)建用于表達完整動態(tài)系統(tǒng)的模型(含用于針對 ZynqSoC 的算法的 Simulink 模型),還可直接從算法迅速創(chuàng)建針對 Zynq SoC 的軟硬件設計。

系統(tǒng)設計人員和算法開發(fā)人員在 Simulink 中使用仿真為完整系統(tǒng)(通信、機電組件等)創(chuàng)建模型,以評估設計概念、進行高層權衡并將算法分配給軟硬件。從 Simulink 生成 HDL 代碼便于在 Zynq SoC架構上創(chuàng)建 IP 核和高速 I/O 處理。從 Simulink 生成C/C++ 代碼便于為 Zynq SoC 的 Cortex-A9 內核編程,從而支持快速嵌入式軟件迭代。

這種方法能夠自動生成鏈接 ARM 處理系統(tǒng)和可編程邏輯的 AMBA? AXI4 接口,為 Zynq SoC 提供支持。通過與 C/C++ 編譯、為 ARM 處理系統(tǒng)構建可執(zhí)行文件、使用賽靈思設計工具生成比特流、下載到 Zynq 開發(fā)板等下游任務集成,實現(xiàn)了高速原型設計流程。

該工作流程的兩大核心分別是:Embedded Coder? 和 HDL CoderTM 技術。Embedded Coder 負責從 MATLAB、Simulink 和 Stateflow 生成量產(chǎn)質量級的 C 和 C++ 代碼,并對嵌入式系統(tǒng)進行針對性的優(yōu)化。Embedded Coder 的應用已經(jīng)相當廣泛,當您駕駛現(xiàn)代乘用車、乘坐高速列車或搭乘商業(yè)航班時,這些交通工具極有可能就處于 Embedded Coder 實時生成的代碼的控制之下。HDL Coder 與 Embedded Coder 對應,負責為 FPGA 和 ASIC 生成 VHDL 或 Verilog 并已緊密集成到賽靈思工作流程中。這種成熟的 C 和 HDL 代碼生成技術是可編程 SoC 的基于模型的設計工作流程的基礎。在通信、圖像處理、智能電源和電機控制等領域中使用基于模型的設計的設計團隊已經(jīng)采用這一工作流程。

它是算法開發(fā)人員與硬件設計人員和嵌入式開發(fā)人員密切協(xié)作,加快算法在可編程 SoC 上實現(xiàn)的途徑。當生成的 HDL 和 C 語言代碼在硬件中完成原型設計,設計團隊就可以使用賽靈思 Vivado? IP 集成器把該代碼與其他生產(chǎn)所需的設計組件集成在一起。

案例研究:三相電機控制

出于多種原因,具有高效電源轉換能力的定制電機控制器是可編程 SoC 領域最常見的應用之一。更高性能、更高效率的方案是一個因素。在電機驅動系統(tǒng)占全球耗電總量 46% 的情況下,運用新穎控制算法實現(xiàn)更高效率是一個電機驅動設計追求的永無止境的共同目標。賽靈思 Zynq 可編程邏輯能實現(xiàn)精確的時序,是設計低時延高效率驅動器的理想平臺。

    本文導航

非常好我支持^.^

(0) 0%

不好我反對

(0) 0%

( 發(fā)表人:黃昊宇 )

      發(fā)表評論

      用戶評論
      評價:好評中評差評

      發(fā)表評論,獲取積分! 請遵守相關規(guī)定!

      ?